公开(公告)号：JP3679153B2

公开(公告)日：2005-08-03

申请号：JP12843395

申请日：1995-05-26

Applicant: エスティーマイクロエレクトロニクス,インコーポレイテッドSTMicroelectronics,Inc

Inventor： エム． シュレイガー カール

IPC: H02P6/12 ,  H02P6/14

CPC classification number: H02P6/14

公开(公告)号：JP3616564B2

公开(公告)日：2005-02-02

申请号：JP2000317923

申请日：2000-10-18

Applicant: エスティーマイクロエレクトロニクス,インコーポレイテッド STMicroelectronics,Inc

Inventor： チャールズ マククルーア デイビッド ,  アリン コカー トーマス

IPC: G06F11/22 ,  G01R31/317 ,  G11C29/14 ,  G11C29/46 ,  G11C29/00

CPC classification number: G11C29/46 ,  G01R31/31701

公开(公告)号：JP3609837B2

公开(公告)日：2005-01-12

申请号：JP33024291

申请日：1991-12-13

Applicant: エスティーマイクロエレクトロニクス,インコーポレイテッドSTMicroelectronics,Inc.

Inventor： シー． マククルーア デイビッド ,  エイ． コーカー トーマス

IPC: G11C11/41 ,  G11C7/22 ,  G11C8/18

CPC classification number: G11C8/18 ,  G11C7/22

公开(公告)号：JP3598119B2

公开(公告)日：2004-12-08

申请号：JP1448193

申请日：1993-02-01

Applicant: エスティーマイクロエレクトロニクス,インコーポレイテッド STMicroelectronics,Inc

Inventor： シー． マククルーア デイビッド

IPC: G11C11/413 ,  G11C11/401 ,  G11C29/00 ,  G11C29/04

CPC classification number: G11C29/84

Abstract: An integrated circuit memory is disclosed which has its primary memory array arranged into blocks and which has redundant columns, each of which can replace a column in any one of the blocks. The redundant columns are selected by way of a redundant column decoder, associated with each column. A plurality of redundant sense amplifiers are each associated with selected redundant columns. Each of the redundant column decoders includes a set of address fuses for storing the column address responsive to which its associated redundant column is to be selected, and which are in series with pass gates which are turned on when redundancy is enabled, and turned off otherwise. This arrangement of address fuses and pass gates reduces and balances the loading of the decoder on the address lines, may be implemented with fewer transistors and thus in reduced chip area relative to conventional decoders, and also reduces the propagation delay through the decoder. The coupling of each redundant sense amplifier is controlled by a redundant multiplexer associated with each of the input/output terminals. Each redundant multiplexer receives the redundant column select signals from each redundant column decoder corresponding thereto, and includes fuses which indicate if its input/output terminal is to be placed in communication with its associated sense amplifier upon selection of a redundant column.

公开(公告)号：JP3596637B2

公开(公告)日：2004-12-02

申请号：JP33198395

申请日：1995-12-20

Applicant: エスティーマイクロエレクトロニクス,インコーポレイテッドSTMicroelectronics,Inc.

Inventor： シー マックルール デヴィッド

IPC: H03F3/343 ,  G05F3/26 ,  H03F3/347

CPC classification number: G05F3/262

公开(公告)号：JP3573372B2

公开(公告)日：2004-10-06

申请号：JP7433895

申请日：1995-03-31

Applicant: エスティーマイクロエレクトロニクス,インコーポレイテッド STMicroelectronics,Inc

Inventor： シー． マククルーア デイビッド

IPC: H03K5/1532 ,  G11C8/18 ,  H03K5/1534

CPC classification number: G11C8/18 ,  H03K5/1534

公开(公告)号：JP2004504664A

公开(公告)日：2004-02-12

申请号：JP2002512782

申请日：2001-07-13

Applicant: エスティーマイクロエレクトロニクス,インコーポレイテッドSTMicroelectronics,Inc. ,  シュルンバーガー マルコ、インク.

Inventor： ポメット、アレイン、シー． ,  ライディール、ロベール、アー．

IPC: G06F1/04 ,  G06K7/00 ,  G06K19/07 ,  H04L7/033 ,  H04L7/04 ,  H04L7/10

CPC classification number: G06K19/07733 ,  G06F1/04 ,  G06K7/0008 ,  G06K19/07 ,  H04L7/0331 ,  H04L7/0337 ,  H04L7/04 ,  H04L7/10

Abstract: ダウンストリーム受信されたビットシリアル信号を搬送するＵＳＢダウンストリーム受信された差分信号ＤＭおよびＤＰからローカルクロック信号ＣＬＫｌＸ（１７２）を生成するための方法およびデバイスが開示される。 この方法およびデバイスは、水晶または共振器の使用を必要としない。 カウンタ（３１２、３１０、３０５、３０１）は、ダウンストリーム受信されたビットシリアル信号（１４６）の既知のビット周期数に含まれる自走高周波クロック信号（１６４）の周期の数を決定するために用いられる。 カウンタ値は、受信されたビット信号（１４６）の既知のビット周期数で除算され、受信されたビットシリアル信号（１４６）のビット周期が決定される。 ローカルクロック信号（１７２）は、受信されたビットシリアル信号（１４６）と同位相に固定され得る。 ローカルクロック周期は、ダウンストリーム受信された既知のトラヒックによって進行中の様式で更新される。

公开(公告)号：JP2003297086A

公开(公告)日：2003-10-17

申请号：JP2003090861

申请日：2003-03-28

Applicant: Stmicroelectronics Inc ,  エスティーマイクロエレクトロニクス,インコーポレイテッド

Inventor： WORLEY JAMES L

IPC: G11C11/419 ,  G11C7/06 ,  G11C11/409

CPC classification number: G11C7/065

Abstract: PROBLEM TO BE SOLVED: To provide a sense amplifier of which operation speed is increased.
SOLUTION: A sense amplifier used for a memory device is provided. The sense amplifier has a pair of cross-coupled inverters, and each inverter has at least two transistors. Further, the sense amplifier can have a first capacitor coupled to a first input/output terminal and a second capacitor coupled to a second input/output terminal. Variation in voltage difference appearing by crossing the input/output terminal boostraps the cross-coupled inverters, and facilitates activation and non-activation of a transistor in the cross coupled inverters. Therefore, a response time of the sense amplifier is decreased.
COPYRIGHT: (C)2004,JPO

Abstract translation: 要解决的问题：提供一种增加操作速度的读出放大器。 解决方案：提供用于存储器件的读出放大器。 读出放大器具有一对交叉耦合的反相器，每个反相器具有至少两个晶体管。 此外，读出放大器可以具有耦合到第一输入/输出端子的第一电容器和耦合到第二输入/输出端子的第二电容器。 通过交叉输入/输出端子出现的电压差的变化引起交叉耦合的反相器，并且促进交叉耦合的反相器中的晶体管的激活和非激活。 因此，读出放大器的响应时间减小。 版权所有（C）2004，JPO

公开(公告)号：JP2003280632A

公开(公告)日：2003-10-02

申请号：JP2002361094

申请日：2002-12-12

Applicant: Stmicroelectronics Inc ,  エスティーマイクロエレクトロニクス,インコーポレイテッド

Inventor： HERMANSON THEODORE H

IPC: A63F13/00 ,  G06T3/40 ,  G09G5/00 ,  G09G5/36

CPC classification number: G06T3/40

Abstract: PROBLEM TO BE SOLVED: To provide an improved technique for scaling images on a video display. SOLUTION: A video data stream is processed into video data, which is displayed on a video display at a predetermined aspect ratio. A user manipulable controller, such as a joystick, is operative with a graphics processor unit for scaling images on the video display. In this case, video source values of pixel width and height to be displayed are obtained and the smallest integer increment on the x/y axis that will maintain the desired aspect ratio is determined by using a greatest common denominator to reduce the ratio to the lowest integer. COPYRIGHT: (C)2004,JPO

Abstract translation: 要解决的问题：提供一种用于在视频显示器上缩放图像的改进技术。 解决方案：视频数据流被处理成以预定的宽高比显示在视频显示器上的视频数据。 诸如操纵杆的用户可操纵控制器与用于缩放视频显示器上的图像的图形处理器单元操作。 在这种情况下，获得要显示的像素宽度和高度的视频源值，并且通过使用最大公分母来确定将保持所需宽高比的x / y轴上的最小整数增量以将比率降低到最低 整数。 版权所有（C）2004，JPO

公开(公告)号：JP2003079188A

公开(公告)日：2003-03-14

申请号：JP2002168463

申请日：2002-06-10

Applicant: Stmicroelectronics Inc ,  エスティーマイクロエレクトロニクス,インコーポレイテッド

Inventor： HILL JOHN P

IPC: G11B21/08 ,  G11B5/55 ,  G11B21/10 ,  H02P25/02 ,  H02P25/06 ,  H02P7/00

CPC classification number: G11B5/5521 ,  H02P25/034

Abstract: PROBLEM TO BE SOLVED: To provide an improved technology for driving a voice coil motor (VCM) load in a disc drive system, or the like. SOLUTION: A VCM power driver has an input end receiving an external supply voltage VDD. A voltage mode driver is coupled with a power supply voltage and generates a drive signal to a load. A system processor generates a command indicative of a desired programmed voltage output from the voltage mode driver. A comparator compares the VDD with a reference voltage to generate an error signal. A combination mechanism generates a corrected command using the error signal. The corrected command is coupled with the voltage mode driver which generates a voltage output based on the corrected command.

Abstract translation: 要解决的问题：提供用于驱动盘驱动系统中的音圈电机（VCM）负载的改进技术等。 解决方案：VCM电源驱动器的输入端接收外部电源电压VDD。 电压模式驱动器与电源电压耦合，并向负载产生驱动信号。 系统处理器产生指示从电压模式驱动器输出的所需编程电压的命令。 比较器将VDD与参考电压进行比较以产生误差信号。 组合机构使用误差信号产生校正命令。 校正的命令与基于校正命令产生电压输出的电压模式驱动器耦合。