-
公开(公告)号：CN119940284A
公开(公告)日：2025-05-06
申请号：CN202510413913.4
申请日：2025-04-03
Applicant: 南京邮电大学
IPC: G06F30/396 , G06F30/398 , G06F30/392 , G06F117/10
Abstract: 本发明公开一种基于互补曼哈顿环的高效时钟树综合方法，包括将版图划分为多个区域，每个区域预插入若干缓冲器，初步形成以各缓冲器为中心的聚类环，每个缓冲器的聚类环大小与缓冲器到区域中心的距离互补；循环访问各聚类环，寻找能够合并的聚类，直到聚类的数量收敛；采用偏移可控鱼骨树结构构建时钟树；利用几何运算对缓冲器的重叠情况进行判断并且计算得到空闲区域，通过对空闲区域进行膨胀和网格划分，得到缓冲器的可插入位置，然后基于与上下级缓冲器之间的关系切换调节缓冲器位置。本发明通过聚类优化、缓冲器位置调整等多种策略的结合，在低偏移的基础上实现低延时以及较少的缓冲器数量，适用于高性能集成电路的时钟树综合设计。
-
公开(公告)号：CN119885998A
公开(公告)日：2025-04-25
申请号：CN202510369919.6
申请日：2025-03-27
Applicant: 南京邮电大学
IPC: G06F30/3308 , G06F30/333 , G06F30/337
Abstract: 本发明公开了一种组合逻辑电路强连通分量的震荡检测与优化方法及系统，该方法根据强连通分量中外部输入信号及其信号值搭建震荡检测模块，再结合多路复用器搭建等价变换模块，将等价变换模块插入到包含负反馈环的嵌套逻辑环共用逻辑门输出端并输出改造后网表。本发明能够在电路发生震荡的情况下成功检测并打断震荡，在电路不发生震荡的情况下不影响原电路逻辑功能，提升了组合电路仿真效率和稳定性。
-
公开(公告)号：CN119848646A
公开(公告)日：2025-04-18
申请号：CN202411950767.0
申请日：2024-12-27
Applicant: 南京邮电大学
IPC: G06F18/2411 , G06F18/2413 , G06F18/2131 , G06F30/3308 , G06N3/045 , G06N3/048 , G06N20/10 , G06F123/02
Abstract: 本发明公开基于Mamba神经网络架构的回归测试错误仿真波形自动化分类方法，属于集成电路领域，包括将回归测试得到的仿真波形文件进行解析，将关键信号波形转换成整型波形离散序列；将波形序列数值范围归一化到0‑1区间，截取固定长度输入Mamba神经网络模型，网络输出块大小、块起始位置两个参数；利用网络输出的两个特征参数将波形划分，计算每块波形的厚度、波动程度以及均值特征，计算整体特征；利用波形块大小的整数倍数作为窗口，对波形进行快速傅立叶变换，计算频域特征；将提取到的特征合并为多维特征向量输入支持向量机，输出得到最终分类结果，本发明能有效提升回归测试失败原因诊断准确率，替代人工分诊过程，提高验证效率。
-
公开(公告)号：CN119808671A
公开(公告)日：2025-04-11
申请号：CN202510289683.5
申请日：2025-03-12
Applicant: 南京邮电大学
IPC: G06F30/327 , G06F30/333
Abstract: 本发明公开了一种基于寄存器插入的组合逻辑环路检测与优化方法、系统，该方法在组合逻辑电路的有向图模型中识别出强连通分量及其中的所有环路，然后对每个环路进行震荡特性分析，识别震荡强连通分量，其次通过插入寄存器并断开该环路进行优化；每次迭代时优先选择相邻接的环路数量最少的环路，在该环路中选择出现次数最多的边插入寄存器；最后输出优化后的电路设计信息。本发明能够快速准确检测并优化可能导致震荡的组合逻辑环路，显著提升了数字电路设计的可靠性与效率，实现寄存器插入数量的全局最小化。
-
公开(公告)号：CN119483556A
公开(公告)日：2025-02-18
申请号：CN202411355613.7
申请日：2024-09-27
Applicant: 南京邮电大学
IPC: H03K17/081 , H03K17/16 , H03K17/687
Abstract: 本发明公开了一种射频开关，本发明在传统电路中加入并联电感进行匹配，可采用低Ron结构，实现了射频开关的低插入损耗和高隔离度，并且电感的增设相较于传统的增加开关管数量，减小了开关面积。
-
Patent Agency Ranking
-
公开(公告)号：CN118783069B
公开(公告)日：2025-02-11
申请号：CN202411263402.0
申请日：2024-09-10
Applicant: 南京邮电大学
IPC: H01P5/16
Abstract: 本发明设计了一种基于T型等效电路的集总功分器及其设计方法，集总功分器包括输入端口、两个输出端口以及两条支路；所述两条支路对称相同；所述两条支路的输入端与所述输入端口连接，所述两条支路的输出端与至少两个输出端口一一对应连接；一条所述支路至少包括第一阶电磁混合耦合的T型等效电路、第二阶T型等效电路和第三阶T型等效电路。通过上述设计保证功分器实现在各波段超宽带频段内的良好工作性能，电磁混合耦合的T型等效电路有效的拓展了带宽，采用电阻与电容进行隔离在工作频段内具有高隔离度、低插损、良好输入输出阻抗匹配性能，满足了现阶段市场需求。
-
公开(公告)号：CN119351206A
公开(公告)日：2025-01-24
申请号：CN202411475003.0
申请日：2024-10-22
Applicant: 南京邮电大学
IPC: C12M1/34 , H10D86/00 , C12M1/00 , C12Q1/6825 , C12Q1/682
Abstract: 本发明提供基于全耗尽绝缘体上硅互补电路的感放一体生物传感器，包括体硅衬底，体硅衬底的表面设有氧化层，且氧化层的表面设有p‑沟道和n‑沟道；n‑沟道两侧设有金属铒源极和金属铒漏极，p‑沟道两侧设有金属铂源极和金属铂漏极；金属铂源极、金属铂漏极、金属铒源极、金属铒漏极、p‑沟道和n‑沟道的表面覆盖有绝缘层；绝缘层的表面设有AuNP联结器，且AuNP联结器的两侧设有外层封装；AuNP联结器、外层封装的表面形成腔室用于储存待测溶液。本发明提出了“感应‑放大一体化”模式的生物传感器，提高了检测灵敏度和传感效率，可以用于特定癌症筛查、遗传工程、食品安全等方面。
-
公开(公告)号：CN119224550A
公开(公告)日：2024-12-31
申请号：CN202411732755.0
申请日：2024-11-29
Applicant: 南京邮电大学
IPC: G01R31/3185 , G06N3/04 , G06N3/084
Abstract: 本发明公开了一种基于人工神经网络的集成电路扫描链诊断方法及系统，该方法首先为集成电路扫描链中的每个扫描触发器注入随机的stuck at‑0和stuck at‑1两种故障，其中通过线性反馈移位寄存器生成为随机数得到故障的随机周期；然后执行自动测试向量生成，得到包含故障信息的pattern报告和对应的仿真日志；最后通过pattern报告和仿真日志得到整数故障向量和标签向量，将整数故障向量和标签向量输入到人工神经网络中进行训练和验证，通过训练好的人工神经网络预测得到集成电路扫描链中的故障位置。本发明生成随机周期故障，剔除异常数据，使用人工神经网络模型，有效减少人为误判和漏检的风险，实现精准预测。
-
公开(公告)号：CN118981992A
公开(公告)日：2024-11-19
申请号：CN202411118022.8
申请日：2024-08-15
Applicant: 南京邮电大学
IPC: G06F30/333 , G06N3/042 , G06N3/048 , G06N3/084
Abstract: 本发明属于集成电路可测性设计的技术领域，公开了一种基于图神经网络的集成电路故障可测性预测方法，其读入网表文件，将电路故障转化为CNF公式；构建专用CNF故障数据集，并按预设比例分为训练集、验证集和测试集；构建并训练NeuroSAT图神经网络模型；对新的电路网表文件进行故障枚举并使用训练好的模型进行可测性预测；基于预测结果决定是否进行自动测试向量生成或布尔可满足性分析。本发明可以预先鉴别出电路中的不可测故障,避免对它们做无用的测试向量生成，从降低测试成本。通过实验分析，证明了本发明方法在求解时间及回溯率上得到大幅度的减少。
-
-
-
-
-
-
-
-
-
Search Results
305
records
(took 0.037 seconds)
