中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

1731 records (took 0.031 seconds)

    Cache observation system, analysis method of processor, and cache memory
    223.
    发明专利
    Cache observation system, analysis method of processor, and cache memory 审中-公开
    高速缓存观察系统，处理器分析方法和高速缓存存储器

    公开(公告)号：JP2007206806A

    公开(公告)日：2007-08-16

    申请号：JP2006022470

    申请日：2006-01-31

    Applicant: Matsushita Electric Ind Co Ltd ,  松下電器産業株式会社

    Inventor： MATSUDA GENICHIRO

    IPC: G06F12/08 ,  G06F12/12

    CPC classification number: G06F12/0802 ,  G06F11/3409 ,  G06F11/3471 ,  G06F11/348 ,  G06F11/36 ,  G06F2201/88 ,  G06F2201/885

    Abstract: PROBLEM TO BE SOLVED: To solve a problem that difference of transfer speed with the outside of a chip becomes large associated with the increase in processor speed, and the transfer speed is not enough at the trace terminal for outputting trace information by clock cycle of the processor, resulting in unsuccessful data acquisition.
    SOLUTION: A cache failure judgement means e1 judges cache failure at the access to a cache memory 3 divided into a plurality of cache entries. An entry domain judgement means e2 judges that to which entry domain of the cache memory 3 the cache access is accessing by using a part of index that is a part of address to select arbitrary cache line in the cache memory 3. A cache failure frequency calculation means e10 calculates the frequency of the cache failure by the cache failure judgement means e1 for every cache entry domains by the entry domain judgement means e2, and acquires data effective for optimization of program.
    COPYRIGHT: (C)2007,JPO&INPIT

    Abstract translation: 要解决的问题：为了解决与处理器速度的增加相关联的传输速度与芯片外部的差异变大的问题，并且在跟踪终端处的传送速度不足以通过时钟输出跟踪信息 处理器的周期，导致数据采集失败。 解决方案：缓存失败判定装置e1在对被分成多个高速缓存条目的高速缓存存储器3的访问中判断高速缓存失败。 入口域判断装置e2通过使用作为地址的一部分的索引的一部分来判断缓存访问正在访问的高速缓存存储器3的哪个入口域，以选择高速缓冲存储器3中的任意高速缓存行。高速缓存失败频率计算 意味着e10通过入口域判断装置e2对每个高速缓存入口域的高速缓存失效判定装置e1计算高速缓存失败的频率，并且获取对程序优化有效的数据。 版权所有（C）2007，JPO＆INPIT

    Caching hit ratio estimation system, caching hit ratio estimation method, program therefor, and recording medium therefor
    224.
    发明专利
    Caching hit ratio estimation system, caching hit ratio estimation method, program therefor, and recording medium therefor 审中-公开
    缓存比例估计系统，缓存比例估计方法，程序及其记录介质

    公开(公告)号：JP2005339198A

    公开(公告)日：2005-12-08

    申请号：JP2004157103

    申请日：2004-05-27

    Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

    Inventor： HAMA TOSHIYUKI ,  HIRAIDE RYO

    IPC: G06F12/08 ,  G06F3/06 ,  G06F12/00 ,  G06F12/12

    CPC classification number: G06F11/3452 ,  G06F12/12 ,  G06F2201/88 ,  G06F2201/885

    Abstract: PROBLEM TO BE SOLVED: To obtain analytically and with high accuracy the caching hit ratio of a caching system. SOLUTION: This system is a caching hit ratio estimation system estimating the caching hit ratio of a caching system which performs the caching of the data for access accessed from a demand origin system. This system is provided with an access request arrival frequency acquiring part which acquires an average arrival frequency measured about an access request to each data for access, an access request arrival probability density function generating part which generates an access request arrival probability density function that is a probability density function of an arrival time interval of access requests to the data for access based on the average arrival frequency of the access request to each data for access, and a caching hit ratio estimation function generating part which generates the estimation function of the caching hit ratio of each data for access based on access demand arrival probability density functions of a plurality of data for access. COPYRIGHT: (C)2006,JPO&NCIPI

    Abstract translation: 要解决的问题：缓存系统的缓存命中率分析和高精度获取。 解决方案：该系统是缓存命中率估计系统，估计缓存系统的缓存命中率，该缓存系统执行从需求源系统访问的访问数据的缓存。 该系统设置有访问请求到达频率获取部分，其获取关于访问的每个数据的访问请求所测量的平均到达频率;访问请求到达概率密度函数生成部，其生成访问请求到达概率密度函数，其为 基于访问请求的访问请求的平均到达频率到接入的每个数据的访问请求的到达时间间隔的概率密度函数，以及生成缓存命中的估计函数的缓存命中率估计函数生成部 基于用于访问的多个数据的访问需求到达概率密度函数的用于访问的每个数据的比率。 版权所有（C）2006，JPO＆NCIPI

    GENERATING APPROXIMATE USAGE MEASUREMENTS FOR SHARED CACHE MEMORY SYSTEMS
    226.
    发明申请
    GENERATING APPROXIMATE USAGE MEASUREMENTS FOR SHARED CACHE MEMORY SYSTEMS 审中-公开
    为共享的高速缓存存储系统生成大量使用的测量

    公开(公告)号：WO2016085642A1

    公开(公告)日：2016-06-02

    申请号：PCT/US2015/059685

    申请日：2015-11-09

    Applicant: QUALCOMM INCORPORATED

    Inventor： HOWER, Derek, Robert ,  CAIN, III, Harold, Wade

    IPC: G06F12/08 ,  G06F11/34

    CPC classification number: G06F12/084 ,  G06F11/3037 ,  G06F11/3433 ,  G06F11/3466 ,  G06F11/3471 ,  G06F11/348 ,  G06F12/0846 ,  G06F12/0848 ,  G06F12/0864 ,  G06F12/0895 ,  G06F2201/88 ,  G06F2201/885 ,  G06F2212/1016 ,  G06F2212/1044 ,  G06F2212/2112 ,  G06F2212/282 ,  G06F2212/314 ,  Y02D10/13

    Abstract: Generating approximate usage measurements for shared cache memory systems is disclosed. In one aspect, a cache memory system is provided. The cache memory system comprises a shared cache memory system. A subset of the shared cache memory system comprises a Quality of Service identifier (QoSID) tracking tag configured to store a QoSID tracking indicator for a QoS class. The shared cache memory system further comprises a cache controller configured to receive a memory access request comprising a QoSID, and is configured to access a cache line corresponding to the memory access request. The cache controller is also configured to determine whether the QoSID of the memory access request corresponds to a cache line assigned to the QoSID. If so, the cache controller is additionally configured to update the QoSID tracking tag.

    Abstract translation: 公开了为共享高速缓冲存储器系统生成近似使用测量值。 一方面，提供一种高速缓冲存储器系统。 高速缓冲存储器系统包括共享高速缓冲存储器系统。 共享高速缓冲存储器系统的子集包括服务质量标识符（QoSID）跟踪标签，其被配置为存储用于QoS类别的QoSID跟踪指示符。 共享高速缓冲存储器系统还包括高速缓存控制器，其被配置为接收包括QoSID的存储器访问请求，并且被配置为访问对应于存储器访问请求的高速缓存行。 高速缓存控制器还被配置为确定存储器访问请求的QoSID是否对应于分配给QoSID的高速缓存行。 如果是这样，高速缓存控制器被配置为更新QoSID跟踪标签。

    ストレージシステム
    227.
    发明申请
    ストレージシステム 审中-公开
    存储系统

    公开(公告)号：WO2015097752A1

    公开(公告)日：2015-07-02

    申请号：PCT/JP2013/084503

    申请日：2013-12-24

    Applicant: 株式会社日立製作所

    Inventor： 水野　真喜夫 ,  下薗　紀夫 ,  杉本　定広 ,  岡田　尚也

    IPC: G06F3/06

    CPC classification number: G06F11/1451 ,  G06F3/0619 ,  G06F3/064 ,  G06F3/065 ,  G06F3/0685 ,  G06F3/0689 ,  G06F11/14 ,  G06F12/0802 ,  G06F12/0866 ,  G06F2201/885 ,  G06F2212/1032

    Abstract: 　ストレージシステム１００は、記憶装置１２５と、記憶装置を制御するストレージコントローラ１１５を備える。ストレージコントローラは、ホストコンピュータが書込みを要求するデータに対し、所定サイズごとに所定のフラグ４２５を付加してキャッシュメモリ２７８Ｃに格納し、所定の退避契機を検出した場合、キャッシュメモリに格納されているデータのうちフラグが付加されているデータを不揮発メモリ２８４に格納する。キャッシュメモリ上のデータのうちフラグが付加されていないデータについてはそのデータサイズおよび格納位置を非退避データ情報６２０として検出し、検出した非退避データ情報をフラグの付加されたデータに対応付けて不揮発メモリに格納する。

    Abstract translation: 存储系统（100）具有存储装置（125）和控制存储装置的存储控制器（115）。 存储控制器关于由主计算机请求写入的数据，在将预定标志（425）附加到每个预定大小的数据的同时，将数据存储在高速缓冲存储器（278C）中，并且在检测到 预定的保存触发，将存储在高速缓冲存储器中的数据中的数据存储在非易失性存储器中（284）。 对于不附加标志的高速缓冲存储器的数据中的数据，数据的大小和存储位置被检测为非保存数据信息（620），并且将检测到的非保存数据信息存储在 与标志所附加的数据相关联的非易失性存储器。

    CROWD SOURCED ONLINE APPLICATION CACHE MANAGEMENT
    228.
    发明申请
    CROWD SOURCED ONLINE APPLICATION CACHE MANAGEMENT 审中-公开
    CROWD SOURCED在线应用程序缓存管理

    公开(公告)号：WO2015094356A1

    公开(公告)日：2015-06-25

    申请号：PCT/US2013/077097

    申请日：2013-12-20

    Applicant: INTEL CORPORATION

    Inventor： WOUHAYBI, Rita, H. ,  LI, Hong

    IPC: G06F9/06 ,  G06F12/08 ,  G06F11/30

    CPC classification number: H04L67/2852 ,  G06F11/3006 ,  G06F11/302 ,  G06F11/3037 ,  G06F11/3409 ,  G06F11/3495 ,  G06F2201/865 ,  G06F2201/885 ,  H04L67/2833

    Abstract: Systems and techniques for crowd sourced online application management are described herein. A received application and an application cache policy may be identified. Execution of the application may be monitored to determine a behavior characteristic for a subset of application components. A cache policy may be determined for the subset of application components based on the monitoring. A cache improvement plan for the application may be provided based on the cache policy for the subset of application components.

    Abstract translation: 这里描述了用于人群来源的在线应用管理的系统和技术。 可以识别接收到的应用和应用高速缓存策略。 可以监视应用程序的执行，以确定应用程序组件子集的行为特征。 可以基于监视来为应用组件的子集确定高速缓存策略。 可以基于应用组件子集的高速缓存策略来提供用于该应用的高速缓存改进计划。

    CACHE CONTROLLER FOR NON-VOLATILE MEMORY
    229.
    发明申请
    CACHE CONTROLLER FOR NON-VOLATILE MEMORY 审中-公开
    用于非易失性存储器的缓存控制器

    公开(公告)号：WO2015065449A1

    公开(公告)日：2015-05-07

    申请号：PCT/US2013/067841

    申请日：2013-10-31

    Applicant: HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P.

    Inventor： BOEHM, Hans ,  CHAKRABARTI, Dhruva

    IPC: G06F12/08 ,  G06F11/30

    CPC classification number: G06F12/0833 ,  G06F11/3037 ,  G06F12/0238 ,  G06F12/0804 ,  G06F12/0806 ,  G06F12/128 ,  G06F2201/81 ,  G06F2201/86 ,  G06F2201/88 ,  G06F2201/885 ,  G06F2212/202 ,  G06F2212/621

    Abstract: Methods, apparatus, systems and articles of manufacture are disclosed to control a cache. An example method includes monitoring cache lines in a cache, the cache lines storing recently written data to the cache, the recently written data corresponding to main memory, comparing a total quantity of the cache lines to a threshold that is less than a cache line storage capacity of the cache, and causing a write back of at least one of the cache lines to the main memory when a store event causes the total quantity of the cache lines to satisfy the threshold.

    Abstract translation: 公开了方法，装置，系统和制品以控制高速缓存。 示例性方法包括监视高速缓存中的高速缓存行，将高速缓存行存储到高速缓存的最近写入的数据，最近写入的与主存储器相对应的数据，将高速缓存行的总量与小于高速缓存行存储器的阈值进行比较 高速缓存的容量，并且当存储事件导致高速缓存行的总量满足阈值时，使至少一条高速缓存行写回主存储器。

    METHOD AND APPARATUS FOR CORRECTING CACHE PROFILING INFORMATION IN MULTI-PASS SIMULATOR
    230.
    发明申请
    METHOD AND APPARATUS FOR CORRECTING CACHE PROFILING INFORMATION IN MULTI-PASS SIMULATOR 审中-公开
    用于校正多通道模拟器中的高速缓存配置信息的方法和装置

    公开(公告)号：WO2015064856A1

    公开(公告)日：2015-05-07

    申请号：PCT/KR2014/002034

    申请日：2014-03-12

    Applicant: SAMSUNG ELECTRONICS CO., LTD.

    Inventor： LEE, Jin-seok ,  KIM, Tai-song

    IPC: G06F11/36 ,  G06F9/455

    CPC classification number: G06F12/0815 ,  G06F11/261 ,  G06F11/3409 ,  G06F11/3466 ,  G06F11/3485 ,  G06F17/5022 ,  G06F2201/885 ,  G06F2212/1032

    Abstract: Provided method includes storing a first cache snap shot including cache profiling information regarding a cache when a first process being executed by a cycle accurate simulator is terminated; storing a second cache snap shot including the cache profiling information on the cache when a second process is executed in the cycle accurate simulator; comparing the second cache snap shot of the second process and the first cache snap shot of the first process to readjust any one value of a cache hit value and a cache miss value which are present in the second cache snap shot of the second process; and correcting the cache profiling information which is stored in the first cache snap shot of the first process by reflecting the readjusted any one value of the cache hit value and the cache miss value present in the second cache snap shot of the second process.

    Abstract translation: 所提供的方法包括当由循环精确模拟器执行的第一处理被终止时，存储包括关于高速缓存的高速缓存分析信息的第一高速缓存快照; 当在所述周期精确模拟器中执行第二处理时，将包括所述高速缓存分析信息的第二高速缓存快照存储在所述高速缓存上; 比较第二进程的第二高速缓存快照和第一进程的第一高速缓存快照，以重新调整存在于第二进程的第二高速缓存快照中的高速缓存命中值和高速缓存未命中值的任何一个值; 以及通过反映重新调整的第二处理的第二高速缓存快照中存在的高速缓存命中值和高速缓存未命中值的任何一个值来校正存储在第一处理的第一高速缓存快照中的缓存分析信息。

Patent Agency Ranking