-
公开(公告)号：CN115964973B
公开(公告)日：2023-07-04
申请号：CN202211720027.9
申请日：2022-12-30
Applicant: 南京邮电大学
IPC: G06F30/3315
Abstract: 本发明公开一种复合电流源模型的单元延时计算方法，属于计算、推算或计数的技术领域。该方法：读入时序路径的RC网表与标准单元库文件，获取时序单元库中相关单元管脚信息；设置分段电压阈值；将驱动器模型输入转换时间与输出负载带入，根据时序单元库信息在分段电压阈值处插值，拟合驱动器模型输出电压波形；计算输出电压波形延时及过渡时间，在过渡时间收敛时结束延时计算，在过渡时间未收敛时计算每段电压区间的有效电容后更新输出负载，迭代计算直到延时计算结果收敛。本发明能够快速且准确地计算单元延时，计算量小且运行时间短，优化了查表插值过程，使得单元延时计算简单高效。
-
-
公开(公告)号：CN115020266A
公开(公告)日：2022-09-06
申请号：CN202210931419.3
申请日：2022-08-04
Applicant: 南京邮电大学
IPC: H01L21/66
Abstract: 本发明公开一种2.5D Chiplet绑定后测试电路，属于半导体器件在制造或处理过程中的测试或测量的技术领域。该绑定后测试电路包括中介层专用TAP控制器、中介层测试接口电路和芯粒测试输出控制电路。中介层专用TAP控制器新增芯粒测试配置寄存器及其对应指令。中介层测试接口电路利用芯粒测试配置寄存器输出控制信号选择中介层和芯粒之间测试信号通道的开启或关闭。芯粒测试输出控制电路利用芯粒测试配置寄存器输出控制信号控制中介层上芯粒的测试数据输出。本发明满足2.5D芯粒的绑定后测试要求，可以自定义地选择单个或多个芯粒进行绑定后测试，不需修改芯粒原始的测试结构，通过中介层上的一组通用JTAG端口即可实现。
-
公开(公告)号：CN112666451B
公开(公告)日：2021-06-29
申请号：CN202110273673.4
申请日：2021-03-15
Applicant: 南京邮电大学
IPC: G01R31/28 , G06F30/367
Abstract: 本发明公开了一种集成电路扫描测试向量生成方法，包括，读入网表文件，生成故障列表，随机测试向量生成模块启动，随机生成测试向量并删除所覆盖到的故障，生成新故障列表；启动基于伪分布式系统的MapReduce框架，分别在映射阶段和化简阶段对所述新故障列表执行自动测试向量生成和故障仿真操作；进行所述故障仿真时，消除冗余测试向量和精准控制覆盖率模块启动，将所述冗余测试向量舍去；若使能所述精准控制覆盖率模块，则判断所述测试向量的生成过程是否满足设定阈值，若满足，则自动停止。达到大幅减少测试成本的目的，通过实验分析，证明了本发明方法在时间及测试向量数量上得到大幅度的减少。
-
公开(公告)号：CN112737583A
公开(公告)日：2021-04-30
申请号：CN202011581048.8
申请日：2020-12-28
Applicant: 南京邮电大学
IPC: H03M1/10
Abstract: 本发明公开了一种高精度流水线ADC及前端校准方法，通过外界信号源输给流水线ADC一个差模直流输入信号Vin1，存储此时流水线ADC的总数字输出编码Dout1，再将流水线ADC的输入信号固定为Vin2，存储此时流水线ADC的输出编码Dout2，将Dout1和Dout2做差，将得到的ΔDout与理想情况下流水线ADC输入为Vin1和Vin2时的输出编码差值ΔDout_id进行对比，判别增益大小，依据判别结果调整流水线ADC中MDAC模块的有效反馈电容Cf_eq，达到调整增益的目的。此方法不断重复进行，直到ΔDout＝ΔDout_id，将反馈电容控制信号固化，完成前台校准。本发明改善了高精度流水线ADC中传统算法复杂且精度较低的缺点，只需要存储，减法加比较即可实现算法逻辑，具有高效快速且精确的特点，比较适用于高速高精度流水线ADC校准。
-
Patent Agency Ranking
公开(公告)号：CN112737545A
公开(公告)日：2021-04-30
申请号：CN202011554500.1
申请日：2020-12-24
Applicant: 南京邮电大学
Abstract: 本发明提出了一种由ADC控制的数控衰减器，所述衰减器包括ADC单元和数控衰减器单元；模拟电压输入所述ADC单元的模拟输入端，所述ADC单元的输出端分别与所述数控衰减器单元的控制输入端相连接；射频信号输入所述数控衰减器单元，经过衰减控制后输出。与传统数控衰减器设计相比，本申请的数控衰减器通过增加ADC单元，转变了衰减器的控制方式，实现了连续模拟电压控制衰减器，同时ADC单元集成驱动器，减少了控制端口，实现了并行控制衰减器，提高了波控速度和电路集成度。
-
公开(公告)号：CN112445121B
公开(公告)日：2021-04-16
申请号：CN202110133385.9
申请日：2021-02-01
Applicant: 南京邮电大学
IPC: G04F10/00
Abstract: 本发明涉及一种时间寄存器及用于时间‑数字转换器的时域运算电路，采用基于延迟链结构的时间寄存器完成对输入时间信号的保存，解决了大量程与实现芯片低功耗以及控制芯片面积的矛盾，同时提高了时间寄存器工作时的稳定性以及抗噪声性能，并采用时间寄存器的不同连接方式组成时域运算电路，为后级时间‑数字转换器(TDC)提供输入信号，完成对时间信号的保存、相加、相减、积分功能，提高了对时间信号的处理效率。
-
公开(公告)号：CN112487754A
公开(公告)日：2021-03-12
申请号：CN202011429555.X
申请日：2020-12-09
Applicant: 南京邮电大学
IPC: G06F30/398 , G06F119/02
Abstract: 本发明公开了一种倒装芯片的电迁移可靠性有限元分析方法，通过对倒装芯片进行建模、网格划分并添加边界条件，进行电热耦合分析和结构分析，模拟不同的电流大小、材料种类以及铜迹线的结构对温度分布、电流密度分布、焦耳热分布以及应力分布进行分析，将仿真结果代入布莱克方程得到结构的平均失效时间，能够准确得到热点位置和易发生失效的位置，能更直观的发现电迁移失效寿命的影响因素和规律，为后续提高可靠性的方案提供了改进方向。
-
公开(公告)号：CN112468110A
公开(公告)日：2021-03-09
申请号：CN202110100411.8
申请日：2021-01-26
Applicant: 南京邮电大学
Abstract: 本发明涉及一种基于锁相环注入的晶体振荡器电路，采用快速锁定的数字锁相环，首先，将数控振荡器的输出注入晶体，实现第一步能量注入，然后，将晶体振荡器用作锁相环的参考时钟，从而将数控振荡器的频率和相位锁定为晶体振荡器的频率和相位，再对晶体进行第二步能量注入，使晶体在短时间内快速起振，在保证低功耗的前提下，实现较大的输出摆幅和较好的相位噪声，解决了传统振荡器注入频率不准的问题。
-
公开(公告)号：CN112468087A
公开(公告)日：2021-03-09
申请号：CN202110107247.3
申请日：2021-01-27
Applicant: 南京邮电大学
Abstract: 本发明涉及一种基于脉宽调节的32.768 kHz晶体振荡器，利用脉冲检测电路和脉冲产生电路，产生窄脉冲信号从而控制自充电电路的工作。在维持晶体正常振荡的情况下，通过脉冲检测电路检测晶体振荡器输出幅度的变化，进而通过改变脉冲宽度调节注入的时间，从而降低整个电路的功耗。
-
-
-
-
-
-
-
-
-
Search Results
308
records
(took 0.038 seconds)
