-
公开(公告)号：KR1019940009842B1
公开(公告)日：1994-10-17
申请号：KR1019910026078
申请日：1991-12-30
IPC: H04J3/00
Abstract: The multiplexer connects asynchronous DSI-NAS (155Mbps) signal to a synchronous multiplexing unit and forms TUG21 signal out of the VC11 signal mapping and the TU11 pointer processing, and extracts DSI-NAS dependent signal. The multiplexer extracts DSI-NAS dependent signal through the reverse processing. This device is composed of a Line Interface Unit (1), a VC11 ASIC (2), a Tributary Unit Pointer Processor ASIC (3), a clock generator (4), a board processor (5), a clock monitor (6), a LOS, LOP, AIS detector (7) and a loop-back function block (8).
Abstract translation: 复用器将异步DSI-NAS（155Mbps）信号连接到同步复用单元，并从VC11信号映射和TU11指针处理中形成TUG21信号，并提取DSI-NAS相关信号。 多路复用器通过反向处理提取DSI-NAS相关信号。 该设备由线路接口单元（1），VC11 ASIC（2），支路单元指针处理器ASIC（3），时钟发生器（4），板处理器（5），时钟监视器（6） ，LOS，LOP，AIS检测器（7）和环回功能块（8）。
-
-
公开(公告)号：KR1019940016245A
公开(公告)日：1994-07-22
申请号：KR1019920026121
申请日：1992-12-29
IPC: G11C11/407
Abstract: 본 발명은 연결 메모리(20)를 구비하고 있는 티디엠(TDM) 버스형 시분할 스위치의 모든 채널에 대해 브로드캐스팅할 수 있도록, 상기 티디엠(TDM) 버스형 시분할 스위치의 채널 수 만큼 구비되며, 디코더(40)의 어느 한 출력단 및 해당 채널의 어느한 8비트 데이타 래지스터(50) 입력단 간에 연결되는 브로드캐스팅 회로에관한 것으로, 연결 메모리(20)의 3비트 출력단(D8, D9, D10)에 각각 하나의 입력단이 연결되고, 각각의 다른 한 입력단으로는 해당 채널의 인식자(ID)를 입력하도록 연결된 3개의 배타적 부논리곱(EX-NOR) 게이트(61 내지 63)와, 상기 연결 메모리(20)의 인에이블 출력단(D7)에 한 입력단이 연결되고, 상기 배타적 부논리곱(EX-NOR) 게이트(61 내지 63)의 각 출력단에 세 입력단이 연결된 논리합(OR) 게이트(64)와, 상기 연결 메모리(20)의 3비트출력단(D8, D9, D10)에 입력단이 연결된 3입력 논리곱(AND) 게이트(65)와 상기 디코더(40)의 어느 한 출력단과 상기 논리합(OR) 게이트(64) 및 논리곱(AND) 게이트(65)의 출력단에 입력단이 연결되고 그 출력단은 상기 티디엠(TDM) 버스형 시분할 수위치에 구비된 어느 한 데이타 레지스터(50)에 연결되는 멀티플렉서(66)로 구성되어, TDM 버스형 시분한 스위치의 경우에도 모든 채널에 대해 브로드캐스팅(Broadcasting) 할 수 있도록 한다.
-
-
-
Patent Agency Ranking
公开(公告)号：KR1019930011250B1
公开(公告)日：1993-11-29
申请号：KR1019910019364
申请日：1991-10-31
IPC: H04J3/06
Abstract: The network processor is for performing the high speed process between the optical broad casting telecommunication system. The processor comprises the control facility outputting the network process control information and taking the process control information from CPU; the telecommunication tool outputting the output signal from the high speed multi units and control units; and the receiving units (35) outputting signal into the multi processing units (1,4,19,22).
Abstract translation: 网络处理器用于在光学广播电信系统之间执行高速处理。 处理器包括控制设备输出网络过程控制信息并从CPU获取过程控制信息; 电信工具从高速多单元和控制单元输出输出信号; 以及将信号输出到多处理单元（1,4,19,22）中的接收单元（35）。
-
-
公开(公告)号：KR1019930015425A
公开(公告)日：1993-07-24
申请号：KR1019910026089
申请日：1991-12-30
IPC: H04J3/07
Abstract: 동기식 다중장치에서 종속신호의 사상기능 중 CEPT DSI 신호를 비동기 및 비트 동기 방식으로 VC12 신호를 형성하는 장치로, 3개의 CEPT DSI 신호와 접속하여 VC12 신호를 구성한 후 TUG21 신호로 다중/역다중화 하는데 그 목적이 있다.
본 발명은 동기식 다중화기에서 3개의 CEPT DSI 종속신호가 병렬 TUG21 신호로 사상되는 장치이며, 두가지 모드로 VC12 신호로 사상하며, 비동기 사상방식에서는 2단계 스터핑 과정에 의해서 디스터핑시에 DSI 송신클럭에서 발생되는 웨이팅 타임지터를 최소화 할 수 있어 고품질의 DSI 신호를 재생할 수 있고, 마이크로프로세서에 의해 경로상에 발생되는 성능을 감시 처리할 수 있고, 각 경로를 주기적으로 자체 진단함으로서 이장치의 신뢰성을 높혔다.-
公开(公告)号：KR1019930015424A
公开(公告)日：1993-07-24
申请号：KR1019910026083
申请日：1991-12-30
Inventor： 김재근
IPC: H04J3/06
Abstract: VC3 신호처리기는 최적의 구성으로 각 기능한 접속을 간단하게 하고 마이크로프로세서의 인터페이스로 융통성 있게 동작하게 하는 것을 본 발명의 목적으로 한다.
VC3 신호처리기의 구성은 C3 다중화기/역다중화기, C3 인터페이스 VC3 신호사상기, 송수신 경로 오버헤드처리기, 송수신 경로진단기, AV3/VC3 정렬기, 송수신 타이밍 생성기, 송수신 레지스터 및 마이크로 프로세서 인터페이스로 구성된다. -
-
-
-
-
-
-
-
-
Search Results
265
records
(took 0.043 seconds)
