-
公开(公告)号：KR100651735B1
公开(公告)日：2006-12-01
申请号：KR1020050033526
申请日：2005-04-22
Applicant: 한국전자통신연구원
IPC: H04L12/801
Abstract: 광대역 가입자망 트래픽 집선-스위칭 장치 및 상/하향 트래픽 처리 방법이 개시된다. 상향 트래픽 처리부는 하향 링크인 가입자 링크들로부터 수신한 패킷들을 가입자 링크별로 저장하고, 가입자 링크별로 저장된 패킷들을 스케줄링하여 상향 링크로 전송한다. 그리고, 하향 트래픽 처리부는 상향 링크로부터 수신한 패킷을 가입자 링크들의 각각과 연결된 방송 버스를 통해 가입자 링크들로 방송하고, 가입자 링크별로 패킷의 전송 여부를 결정한다. 이로써, 상/하향 트래픽이 비대칭인 광대역 가입자망에서 효율적으로 가입자 트래픽을 집선, 스위칭 및 방송할 수 있다.
가입자 링크, 상향 링크, 하향 링크, 방송 버스-
公开(公告)号：KR1020060063567A
公开(公告)日：2006-06-12
申请号：KR1020050033525
申请日：2005-04-22
Applicant: 한국전자통신연구원
IPC: H04L12/851
CPC classification number: H04L47/626 , H04L41/0896 , H04L41/12 , H04L47/10 , H04L47/11 , H04L47/12 , H04L47/22 , H04L47/2416 , H04L47/2425 , H04L47/2441 , H04L47/50 , H04L47/522 , H04L47/621
Abstract: 가입자망에서 가입자들간에 공평성을 보장하는 장치 및 그 방법이 개시된다. 적어도 하나의 물리적 포트를 통해 수신한 패킷들을 가입자별로 분류하고, 분류된 패킷들을 소정의 출력 순서에 따라 가입자별로 공평하게 스케줄링한다. 이로써, 가입자망이 임의의 형상으로 확장되더라도 가입자들간의 대역 공평성을 보장할 수 있다.
-
公开(公告)号：KR100572696B1
公开(公告)日：2006-04-24
申请号：KR1020040106836
申请日：2004-12-16
Applicant: 한국전자통신연구원
IPC: H04L12/70
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 광대역 가입자 집선-스위치 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 집선 스위치에 다수의 광대역 가입자를 수용하고 하향 방송 트래픽을 효율적으로 처리하기 위한 광대역 가입자 집선-스위치 장치를 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 광대역 가입자 집선-스위치 장치에 있어서, 하나 이상의 가입자 링크로부터 수신한 패킷을 버퍼링하기 위한 상향 입력 버퍼링 수단; 상기 상향 입력 버퍼링 수단에 저장되어 있는 패킷을 하나 이상의 상향 링크에 집선하고 전송 순서를 스케줄링하기 위한 스케줄링 수단; 상기 스케줄링 수단의 스케줄링에 따른 상기 상향 입력 버퍼링 수단의 출력과 상향 링크 출력간에 전송 속도 차이를 완충시키기 위한 속도 정합 버퍼링 수단; 상향 링크로부터 수신한 패킷의 가입자 링크의 목적지를 식별하기 위한 하향 목적지 식별 수단; 상기 하향 목적지 식별 수단으로부터 수신한 패킷을 자신의 모든 종단으로 전달하기 위한 방송 수단; 상기 방송 수단을 통하여 수신되는 패킷의 가입자 링크의 목적지 포트를 확인하여 자신의 패킷을 선택하기 위한 패킷 선택 수단; 및 상기 패킷 선택 수단으로부터 가입자 링크로 출력되는 패킷을 버퍼링하기 위한 하향 출력 버퍼링 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 광대역 가입자 망 등에 이용됨.
광대역 통합망, 가입자 망, 스위칭, 방송, 집선, 멀티캐스트, 비균일 트래픽, 비대칭 트래픽Abstract translation: 1.权利要求书中描述的发明所属的技术领域
-
公开(公告)号：KR100454506B1
公开(公告)日：2004-10-28
申请号：KR1020020070647
申请日：2002-11-14
Applicant: 한국전자통신연구원
IPC: H04Q1/20
Abstract: PURPOSE: A high capacity switch fabric with a centralized management scheme and a management method thereof are provided to save a system cost by removing controllers of distribution switches. CONSTITUTION: At least two or more unit switches(30,31) perform a switching function for connecting between certain devices. A combination switch(32) connects between the two or more unit switches(30,31) for forming a data path. A control unit(33) manages and controls the two or more unit switches(30,31) and the combination switch(32) by a centralized scheme.
Abstract translation: 目的：提供具有集中管理方案的高容量交换结构及其管理方法，以通过移除分配交换机的控制器来节省系统成本。 构成：至少两个或更多单元开关（30,31）执行用于在特定设备之间进行连接的切换功能。 组合开关（32）连接在两个或更多个单元开关（30,31）之间以形成数据路径。 控制单元（33）通过集中方案管理和控制两个或更多个单元开关（30,31）和组合开关（32）。
-
公开(公告)号：KR1020020011025A
公开(公告)日：2002-02-07
申请号：KR1020000044404
申请日：2000-07-31
IPC: H04L12/50
Abstract: PURPOSE: A cell latency compensating method of an input/output buffer type switch is provided to use for a latency compensation of a large capacity input/output buffer type switch since it considers only a state of a portion of an input buffer module, effectively compensate a latency regardless of the size of a propagation latency, a control latency, an arrival latency and a departure latency, and perfectly restore an error possibly caused in transmission of cell information and a contention control. CONSTITUTION: It is assumed that cell number information is completely transmitted from an input buffer module to a contention control module. A contention result less than time s1 has been reflected to the cell number information that the contention control module has received at the time t1. At this time, s1=t1=(Lr+Lc+Lg). The contention control result as completed between time s1 and t1 should be reflected to the cell number received at the time t1 in order to recognize the cell to be actually subjected to the contention control. The contention control module should store the contention result during the period of t1-s1=(Lr+Lc+Lg)=(E-1)T. That is, a contention result(53) at a time interval t-T to a contention result(55) at a time interval of t-(E-1)T is stored in a memory. The received cell numbers(50) is subtracted from the time 't', and when the resulting value is the same as or greater than '1'(51), it is recognized that there is a transmission request and a contention control algorithm is driven. When a contention result(52) at the time interval 't' is obtained, it is stored. The contention result(54) at the time interval of t-T and the contention result(54) at the time interval of t-(E-2)T is shifted one by one, and the contention result(55) at the time interval of t-(E-1)T is deleted.
Abstract translation: 目的：提供输入/输出缓冲器类型开关的单元延迟补偿方法，用于大容量输入/输出缓冲器类型开关的等待时间补偿，因为它仅考虑输入缓冲器模块的一部分的状态，有效地补偿 无论传播延迟的大小，控制延迟，到达等待时间和出发延迟如何，都可以延迟，并且可以完全恢复小区信息和争用控制的传输中可能引起的错误。 构成：假设信元号信息从输入缓冲器模块完全发送到竞争控制模块。 少于时间s1的竞争结果已被反映到竞争控制模块在时间t1已经接收到的小区号信息。 此时，s1 = t1 =（Lr + Lc + Lg）。 在时间s1和t1之间完成的争用控制结果应该被反映到在时间t1接收到的小区号，以便识别实际进行竞争控制的小区。 竞争控制模块应在t1-s1 =（Lr + Lc + Lg）=（E-1）T期间存储争用结果。 也就是说，在时间间隔t-T到在时间间隔t-（E-1）T的争用结果（55））的争用结果（53）被存储在存储器中。 从时间't'减去接收到的信元号（50），当结果值与'1'（51）相同或者大于'1'（51）时，认为存在发送请求，争用控制算法为 驱动。 当获得在时间间隔't'的争用结果（52）时，它被存储。 在t-（E-2）T的时间间隔的tT的时间间隔和争用结果（54）的争用结果（54）逐个移位，并且争用结果（55）在时间间隔 t-（E-1）T被删除。
-
Patent Agency Ranking
公开(公告)号：KR100311228B1
公开(公告)日：2001-10-12
申请号：KR1019990062048
申请日：1999-12-24
IPC: H04L12/28
Abstract: 본발명은직렬비트스트림입출력으로정합되는대용량크로스포인트/크로스바스위치를고속으로스위칭하기위한셀/패킷스위칭시스템에관한것으로서, 다중플레인을구성하고순차적으로활성화시켜동작시킴으로써동일한입출력동작속도로스위칭하는복수개의플레인으로구성된셀/패킷스위칭시스템을제공하기위하여, 셀또는패킷을고속으로스위칭하는대용량스위치를비동기크로스포인트또는크로스바스위치로구현하는복수개의플레인으로구성된셀/패킷스위칭시스템에있어서, 상기고속으로입력되는상기셀/패킷을저장하여대기시키는입출력버퍼링수단; 상기입출력버퍼링수단과고속의직렬비트스트림입출력으로정합하고스위칭하기위하여복수의플레인으로구성한크로스포인터/크로스바스위칭수단; 상기입출력버퍼링수단에저장된상기셀/패킷에대한출력제어를위한중재기능을수행하며, 상기크로스포인터/크로스바스위칭수단으로형상변경정보를출력하고, 복수개의상기크로스포인터/크로스바스위칭수단을순차적으로활성화하여형상변경정보를출력하는셀 중재수단을포함하며 , 고속셀/패킷스위칭시스템에이용됨.
-
公开(公告)号：KR1020010035805A
公开(公告)日：2001-05-07
申请号：KR1019990042557
申请日：1999-10-04
IPC: H04J3/00
CPC classification number: H04L47/6225 , H04L49/153 , H04L49/1576 , H04L67/1017
Abstract: PURPOSE: A three dimensional high speed of round-robin scheduling method is provided to allow all clients to occupy a public multi-communication line with an equitable utilization ratio and to utilize all public multi-communication lines with a maximum utilization ratio. CONSTITUTION: In a three dimensional high speed of round-robin scheduling method, Requests signals from all clients are arranged with a sequence of a two dimensional request matrix and thereby a two dimensional matrix which is consisted of rows(N) corresponding to the number of all communication lines and columns(M) corresponding to the number of client groups is formed. The NxM request matrix is divided by an M unit and thereby a K number of MxM request matrix is formed. A K number of MxM request matrixes is copied as the number(K) of the pubic communication lines in which a client group can use simultaneously. A KxKxM number of processors are parallel-arranged and the MxM request matrix is parallel-processed. A two dimensional parallel round-robin scheduling is performed using a round-robin sequence with same start element and a three dimensional parallel round-robin scheduling is performed using a round-robin sequence with a different start element number, thereby obtaining a three dimensional request element. The obtained three-dimensional request elements are traced using a multistep tracing method to allocate to the public communication lines.
Abstract translation: 目的：提供三维高速轮询调度方法，使所有客户端占用具有公平利用率的公共多通信线路，并利用具有最大利用率的所有公共多线路。 构成：在循环调度方法的三维高速度中，来自所有客户端的请求信号被安排为具有二维请求矩阵的序列，从而由二维矩阵组成的二维矩阵（N） 形成与客户端组数相对应的所有通信线路和列（M）。 将N×M请求矩阵除以M个单位，从而形成K个M×M请求矩阵。 复制K个MxM请求矩阵作为客户端组可同时使用的公共通信线路的数量（K）。 一个KxKxM个处理器并行排列，MxM请求矩阵并行处理。 使用具有相同起始元素的循环序列来执行二维并行循环调度，并且使用具有不同起始元素数的循环序列来执行三维并行循环调度，由此获得三维请求 元件。 所获得的三维请求元素使用多步跟踪方法进行跟踪以分配给公共通信线路。
-
公开(公告)号：KR100237398B1
公开(公告)日：2000-01-15
申请号：KR1019970023871
申请日：1997-06-10
IPC: H04L12/433 , H04L12/50
Abstract: 본 발명은 초고속 ATM 스위치 네트워크 분야에서 ATM 스위치의 이중화 제어장치에 관한 것이다. 본 발명에서는 각 ATM 스위치 및 스위치의 입출력 링크를 전이중방식(full duplex)으로 이중화 구성하였으며, 버퍼 동기가 이루어진 상태에서 ATM 스위치의 이중화 절체가 이루어지도록 기존의 버퍼 제어회로에 이중화 제어를 위한 회로를 추가하였다. 추가된 이중화 제어회로는 제어기간 상호 주고 받는 데이타 정보에 의해 마스터 ATM스위치로 부터 어드레스 버퍼의 쓰기 포인터 값을 읽어와 기록해 두기 위한 레지스터와 이 값과 현재의 읽기 포인터의 값을 비교하기 위한 비교기로 비교적 적은 부가 회로가 요구된다. 이와같이 구성된 두 ATM 스위치는 링크와 스위치가 모두 이중화되어 있으므로 최소 단위 이중화 절체가 가능하며, 운용 상태로 동작할 때 버퍼 동기가 이루어지므로써, 두개의 ATM 스위치중 하나가 결함에 의해 운용 중지상태에서 운용상태로 전환된 후에 즉시 마스터 ATM 스위치로서 동작할 수 있도록 한다.
-
公开(公告)号：KR1019980078230A
公开(公告)日：1998-11-16
申请号：KR1019970015695
申请日：1997-04-25
IPC: H04L7/00
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 데이터 지연을 이용한 셀 동기 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 다수의 입력단으로부터 시간에 따라 변하는 서로 위상이 다른 셀 클럭을 가지고 다수의 전달 경로를 통하여 입력되는 셀들을 기준 셀 클럭에 동기시키기 위한 셀 동기 장치를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 외부로부터 셀 정보를 입력받아 선택 제어 신호에 따라 셀 정보의 지연 여부를 결정하는 셀 지연 선택 수단; 상기 셀 지연 선택 수단으로부터 입력되는 셀 데이터를 저장한 후에 외부로부터 입력되는 기준 셀 클럭과 기준 워드 클럭에 따라 외부로 출력하는 셀 동기 수단; 및 외부로부터 입력되는 셀 클럭의 위상과 기준 셀 클럭의 위상을 비교하고 상기 셀 지연 선택 수단으로부터 입력되는 지연된 셀 클럭의 위상과 기준 셀 클럭의 위상을 비교하여 상기 셀 지연 선택 수단으로 선택 제어 신호를 출력하는 셀 클럭 위상 비교 수단을 포함하여, 셀 지연 선택 수단에 메모리를 사용하는 경우보다 게이트를 절약할 수 있으며, 입력된 셀 데이터가 셀 동기 장치를 거치는데 필요한 시간을 단축할 수 있다.
4. 발명의 중요한 용도
초고속 셀 처리 장치의 셀 동기에 이용됨. -
-
-
-
-
-
-
-
-
Search Results
269
records
(took 0.027 seconds)
