一种提高故障覆盖率的自适应BIST测试方法

    公开(公告)号:CN112071355A

    公开(公告)日:2020-12-11

    申请号:CN202011258715.9

    申请日:2020-11-12

    Abstract: 一种提高故障覆盖率的自适应BIST测试方法,通过SRAM测试控制模块、故障预分析模块和算法生成模块实现。SRAM测试控制模块控制待测SRAM存储阵列的工作电压、温度以及工艺等,使得SRAM在不同的工作环境下暴露出更多的故障行为,减少故障的逃逸率;故障预分析模块用来提前对存储阵列中可能发生的故障进行预判断,判断结果输入算法生成模块,算法生成模块重构出当前环境下存储阵列的最优算法,并生成新的BIST电路,对存储阵列进行高效快速的故障测试。该技术突破传统算法的局限性,可以提高故障覆盖率并降低测试成本。

    一种低电压SRAM写半选择故障的测试方法

    公开(公告)号:CN110648715B

    公开(公告)日:2020-10-02

    申请号:CN201910953586.6

    申请日:2019-10-09

    Abstract: 一种低电压SRAM写半选择故障的测试方法,设计出写半选择故障测试元素:{⇕W0⇕W1column0⇕R1column0⇕R0column0'⇕W0⇕W1column1⇕R1column1⇕R0column0'},其中{W1column0}和{W1column1}利用自定义行读写方式,即一种对指定范围的行地址进行有序的读写操作方式,将数据背景写入列地址相同、行地址顺序增加的存储单元,激活敏化出故障,随后进行读操作,将读出数据与期望数据比较,不一致则判断检测出故障。该方法能够弥补传统算法无法覆盖写半选择故障的问题,实现指定故障模型的覆盖,且有效地降低了测试成本。

    一种低电压SRAM时间参数的片上测量电路及测量方法

    公开(公告)号:CN111210865B

    公开(公告)日:2020-09-01

    申请号:CN202010311269.7

    申请日:2020-04-20

    Abstract: 本发明提供一种低电压SRAM时间参数的片上测量电路及测量方法,包括测量控制模块与时间测量模块,所述时间测量模块与测量控制模块连接,通过测量控制模块控制时间测量模块,所述测量控制模块基于存储器内建自测试模块,测量控制模块包含BIST控制逻辑、BIST测试向量生成逻辑以及时间测量控制模块,所述时间测量模块包含延迟单元,比较器和累加器。通过增添测量控制模块与时间测量模块,对大规模芯片内大批量SRAM测试,在进行MBIST测试的同时,也实现了对SRAM各个存储单元访问时间的测量,针对一个或者多个SRAM同时进行访问时间测量,实现“全速”自测量,测量结果准确,降低对ATE的依赖,有效降低测试成本。

    一种面向故障锁相环测试电路

    公开(公告)号:CN110460329A

    公开(公告)日:2019-11-15

    申请号:CN201910583490.5

    申请日:2019-07-01

    Abstract: 本发明提供一种面向故障锁相环测试电路,包括FOT测试控制电路和FOT故障检测电路。其中,FOT测试控制电路由脉冲宽度检测电路、锁定状态判断电路以及分频数变化检测电路组成,FOT故障检测电路主要由故障信息捕获电路、CRC校验码生成电路和CRC校验码比较电路组成。FOT测试控制电路用于锁相环锁定状态的判断,并控制FOT故障检测电路捕获故障信息,实现锁相环在线BIST测试。本电路采用具有强检错能力的CRC编码技术进行故障检测,可以实现指定故障模型的较高故障覆盖率,有效降低测试成本,并且不会对锁相环的性能造成影响。

    一种密钥隔离安全扫描链电路

    公开(公告)号:CN110456260A

    公开(公告)日:2019-11-15

    申请号:CN201910583499.6

    申请日:2019-07-01

    Abstract: 本发明涉及一种密钥隔离安全扫描链电路,属于集成电路技术领域,包括安全扫描链电路、密钥隔离器电路和控制器电路;所述控制器电路通过所述密钥隔离器电路连接所述安全扫描链电路;所述安全扫描链电路包括相连的若干个普通扫描寄存器和安全扫描寄存器,该电路可以针对加密芯片的密钥提供安全有效地保护,使芯片无法被黑客攻击。安全扫描链电路中扫描寄存器包括普通扫描寄存器(SFF)和安全扫描寄存器(SSFF)。安全扫描寄存器由一个普通扫描寄存器、一个异或逻辑门和一个反向器组成。密钥隔离器电路将扫描链电路与密钥生成电路隔离,控制器电路使能密钥隔离器电路加载密钥。本电路在有效保证密钥安全的同时,对故障覆盖率的影响较小,并且面积消耗较小。

    基于深度学习的布匹缺陷检测方法

    公开(公告)号:CN110175988A

    公开(公告)日:2019-08-27

    申请号:CN201910339022.3

    申请日:2019-04-25

    Abstract: 本发明提供了一种基于深度学习的布匹缺陷检测方法。该方法包括:建立不同类型缺陷的布匹检测图像库及其标签库;建立基于深度学习的目标检测模型,包括基础网络、区域提议网络和Fast R-CNN检测网络;建立基于深度学习的图像分类模型;在准备好的各图库上训练已建立的目标检测模型或图像分类模型,训练过程中每次迭代的输入数据都执行数据增强操作,根据检测出的布匹中缺陷的相对位置,检测布匹有无缺陷,若有缺陷则利用图像分类模型确定布匹的缺陷类型。与传统的图像识别方法相比,本发明无需人工设计繁琐的图像特征提取器,可以帮助工作人员完成初步的布匹图像数据筛选,为后续的进一步检测奠定基础,减轻了工作强度并提升了纺织产业的智能化水平。

    一种由类脑器件忆阻器搭建的神经元及神经元电路

    公开(公告)号:CN109034379A

    公开(公告)日:2018-12-18

    申请号:CN201811187834.2

    申请日:2018-10-12

    CPC classification number: G06N3/061

    Abstract: 本发明针对忆阻器作为处理器电子元器件的的特殊要求,提出一种由类脑器件忆阻器搭建的神经元及神经元电路,能够实现类似人类神经元细胞的信号存储和处理,并且其单个神经元细胞上面可扩充性地连接成百上千个忆阻器,这为忆阻器的大规模的使用提供了十分可行的电路设计方式。结合其他类的电子器件诸如CMOS管、Selector、纳米导线、以及脉冲设计方面的知识,在本发明中创造性地解决了忆阻器作为处理器核心器件所设计的神经元细胞在生物学方面所面临的多突触连接、正向刺激、反向刺激、细胞核存储、突触前端、突出后端等生物学方面的设计问题,实现(正向和反向)信号在神经元之内的处理和神经元之间的传递,并搭建了相应的神经元细胞和神经元网络电路。

    一种超宽带探地雷达控制系统

    公开(公告)号:CN108549301A

    公开(公告)日:2018-09-18

    申请号:CN201810592473.3

    申请日:2018-06-11

    Abstract: 本发明公开了一种超宽带探地雷达控制系统,包括同步时钟生成电路;GPS定位模块;测量轮编码器模块;用于等效采样的数控延时电路、ADC模数转换电路;以及主控制器。所述同步时钟生成电路,GPS定位模块,测量轮编码器模块,数控延时电路,模数转换电路均与主控制器相连接。所述的同步时钟生成电路还与外部超宽带雷达发射机相连。所述数控延时电路还与外部等效采样取样脉冲发生电路相连。所述ADC模数转换电路还与外部等效采样取样门相连。所述主控制器还通过以太网与外部服务器相连。本发明缩小了超宽带探地雷达控制系统的体积,简化了系统的连接线缆,提高了超宽带雷达系统可靠性。

    一种超宽带脉冲产生电路
    259.
    发明公开

    公开(公告)号:CN106849916A

    公开(公告)日:2017-06-13

    申请号:CN201710122968.5

    申请日:2017-03-03

    CPC classification number: H03K5/156

    Abstract: 本发明主要是涉及一种超宽带脉冲产生电路,包括微分电路,负反馈网络,直流偏置模块、开关电路、放大电路、整形网络。所述微分电路与外部数字信号相连接;放大电路与开关电路相连接将脉冲信号的幅度放大;最后我们用整形网络的两级微分电路将放大的脉冲信号整形成一个纳秒级的超宽带脉冲信号。所述开关电路是利用三极管的开关特性产生一个开关控制的方波信号;所述放大电路是将产生的幅度较高方波信号的经过三极管和储能电感进行放大,使输出波形的幅度比较大;所述整形网络将幅度较大的脉冲信号经过两级微分电路整形成一个纳秒级的超宽带脉冲信号。根据上述方案产生一个不含直流分量的超宽带脉冲信号,很适合天线发射,降低了整个电路的复杂性。

    绝缘衬底上的硅和体硅横向功率二极管结构参数提取方法

    公开(公告)号:CN106021667A

    公开(公告)日:2016-10-12

    申请号:CN201610309703.1

    申请日:2016-05-11

    Abstract: 本发明提供了一种绝缘衬底上的硅和体硅横向功率二极管结构参数的提取方法。首先,在某一适当区间内测得不同衬底电压下的击穿电压,根据测试结果绘制击穿电压随衬底电压变化曲线图,提取曲线峰值对应的最优衬底电压Vsub。对于SOI横向功率二极管,根据公式和若已知顶层硅浓度、顶层硅厚度和埋氧层厚度中的任意两项,即可提取第三项。对于体硅横向功率二极管,根据公式和若已知外延层浓度、外延层厚度和衬底浓度中的任意两项,即可提取第三项。本发明为SOI和体硅横向功率二极管结构参数的提取提供了一种简单、非破坏性和高精度的方法。

Patent Agency Ranking