中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

2123 records (took 0.026 seconds)

    VIRTUAL-MEMORY SYSTEM WITH VARIABLE-SIZED PAGES
    261.
    发明申请
    VIRTUAL-MEMORY SYSTEM WITH VARIABLE-SIZED PAGES 审中-公开
    具有可变大小页面的虚拟内存系统

    公开(公告)号：WO2011048606A2

    公开(公告)日：2011-04-28

    申请号：PCT/IN2010000641

    申请日：2010-09-22

    Applicant: GANDHI KAMLESH

    Inventor： GANDHI KAMLESH

    IPC: G06F12/10

    CPC classification number: G06F12/1036 ,  G06F12/1009 ,  G06F12/109 ,  G06F2212/652

    Abstract: A method for managing a virtual memory system configured to allow variable-sized pages is provided. The size of a page is not required to be a power of two. Variable, arbitrarily-sized pages are mapped to a contiguous segment or virtual address space. The method also provides for efficient relocation, insertion, and removal of data in a virtual memory region. The method also provides virtual lookup-tables.

    Abstract translation: 提供了一种用于管理被配置为允许可变大小页面的虚拟存储器系统的方法。 页面的大小不一定是2的幂。 可变的，任意大小的页面被映射到连续的段或虚拟地址空间。 该方法还提供了在虚拟存储区域中有效地重新定位，插入和移除数据。 该方法还提供虚拟查找表。

    PROCESSOR AND METHOD FOR DYNAMIC AND SELECTIVE ALTERATION OF ADDRESS TRANSLATION
    262.
    发明申请
    PROCESSOR AND METHOD FOR DYNAMIC AND SELECTIVE ALTERATION OF ADDRESS TRANSLATION 审中-公开
    地址翻译的动态和选择性修改的处理器和方法

    公开(公告)号：WO2010144216A3

    公开(公告)日：2011-03-10

    申请号：PCT/US2010035101

    申请日：2010-05-17

    Applicant: FREESCALE SEMICONDUCTOR INC ,  MOYER WILLIAM C ,  EIFERT JAMES B

    Inventor： MOYER WILLIAM C ,  EIFERT JAMES B

    IPC: G06F12/10

    CPC classification number: G06F12/1036 ,  G06F12/0284 ,  G06F12/109

    Abstract: Non-intrusive techniques have been developed to dynamically and selectively alter address translations performed by, or for, a processor (12). For example, in some embodiments, a memory management unit (16) is configured to map from effective addresses in respective effective (or virtual) address spaces to physical addresses in the memory, wherein the mappings performed by the memory management unit are based on address translation entries of an address translation table (9). For a subset of less than all processes, entry selection logic (81) selects from amongst plural alternative mappings coded in respective ones of the address translation entries. For at least some effective addresses mapped for a particular process of the subset, selection of a particular address translation entry is based on an externally sourced value. In some embodiments, only a subset of effective addresses mapped for the particular process are subject to dynamic runtime alteration of the address translation entry selection.

    Abstract translation: 已经开发了非侵入性技术来动态地和选择性地改变由处理器（12）执行的处理器或由处理器（12）执行的地址转换。 例如，在一些实施例中，存储器管理单元（16）被配置为将相应有效（或虚拟）地址空间中的有效地址映射到存储器中的物理地址，其中由存储器管理单元执行的映射基于地址 地址转换表（9）的翻译条目。 对于少于所有进程的子集，条目选择逻辑（81）从在各个地址转换条目中编码的多个备选映射中进行选择。 对于为子集的特定过程映射的至少一些有效地址，特定地址转换条目的选择基于外部来源的值。 在一些实施例中，仅为特定进程映射的有效地址的子集经受地址转换条目选择的动态运行时间更改。

    スイッチ、情報処理装置およびアドレス変換方法
    265.
    发明申请
    スイッチ、情報処理装置およびアドレス変換方法 审中-公开
    开关，信息处理器和地址翻译方法

    公开(公告)号：WO2008120325A1

    公开(公告)日：2008-10-09

    申请号：PCT/JP2007/056695

    申请日：2007-03-28

    Applicant: 富士通株式会社 ,  土肥 実久

    Inventor： 土肥 実久

    IPC: G06F13/14 ,  G06F13/28 ,  G06F13/36

    CPC classification number: G06F13/28 ,  G06F12/1036 ,  G06F12/1081 ,  G06F12/109

    Abstract: 　本発明は、ゲストＯＳでの入出力処理における入出力制御の負荷を軽減し、もって、ゲストＯＳ上でアプリケーションの処理性能を向上させることができるスイッチ、情報処理装置およびアドレス変換方法を提供することを目的とする。この目的を達成するため、入出力制御装置４０と入出力デバイス８０ａおよび７０ｂの間を接続するスイッチ９０ａは、入出力デバイス８０ａおよび７０ｂがゲストＯＳによってＤＭＡの転送先として指定された仮想計算機上の物理アドレスを実計算機上の物理アドレスへ変換するためのアドレス変換表９１ａを記憶する記憶部９２０と、入出力デバイス８０ａおよび７０ｂが発行したＤＭＡ要求に含まれるアドレスを、アドレス変換表９１ａを参照して実計算機上の物理アドレスへ変換するアドレス変換部９１４とを備える。

    Abstract translation: 可以提供一种交换机，信息处理器和地址转换方法，其可以减少对客户OS的输入/输出处理中的输入/输出控制的负担，以便提高应用程序在处理性能上的处理性能 客户操作系统。 为了实现该目的，用于在输入/输出控制器（40）和输入/输出设备（80a，70b）之间连接的开关（90a）包括：存储部分（920），用于存储地址转换表（91a） 由输入/输出设备（80a，70b）使用以将由客户OS指定为DMA的传送目的地的虚拟计算机上的物理地址转换为实际计算机器上的物理地址; 以及地址转换部分（914），用于参考地址转换表（91a）将由输入/输出装置（80a，70b）发出的DMA请求中包含的地址转换成实际计算机器上的物理地址。

    METHOD AND APPARATUS FOR ENABLING RESOURCE ALLOCATION IDENTIFICATION AT THE INSTRUCTION LEVEL IN A PROCESSOR SYSTEM
    266.
    发明申请
    METHOD AND APPARATUS FOR ENABLING RESOURCE ALLOCATION IDENTIFICATION AT THE INSTRUCTION LEVEL IN A PROCESSOR SYSTEM 审中-公开
    在处理器系统中的指令级别实现资源分配识别的方法和装置

    公开(公告)号：WO2008095844A1

    公开(公告)日：2008-08-14

    申请号：PCT/EP2008/051122

    申请日：2008-01-30

    Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION ,  IBM UNITED KINGDOM LIMITED ,  MEIL, Gavin, Balfour ,  ROBERTS, Steven, Leonard ,  SPANDIKOW, Christopher, John

    Inventor： MEIL, Gavin, Balfour ,  ROBERTS, Steven, Leonard ,  SPANDIKOW, Christopher, John

    IPC: G06F9/50 ,  G06F9/52

    CPC classification number: G06F9/5011 ,  G06F9/30079 ,  G06F9/3867 ,  G06F9/52 ,  G06F12/1036

    Abstract: An information handling system includes a processor with multiple hardware units that generate program application load, store, and I/O interface requests to system busses within the information handling system. The processor includes a resource allocation identifier (RAID) that links the processor hardware unit initiating a system bus request with a specific resource allocation group. The resource allocation group assigns a specific bandwidth allocation rate to the initiating processor. When a load, store, or I/O interface bus request reaches the I/O bus for execution, the resource allocation manager restricts the amount of bandwidth associated with each I/O request by assigning discrete amounts of bandwidth to each successive I/O requestor. Successive stages of the instruction pipeline in the hardware unit contain the resource allocation identifiers (RAID) linked to the specific load, store, or I/O instruction.

    Abstract translation: 信息处理系统包括具有多个硬件单元的处理器，该硬件单元向信息处理系统内的系统总线生成程序应用程序加载，存储和I / O接口请求。 处理器包括将处理器硬件单元与特定资源分配组发起系统总线请求的资源分配标识符（RAID）。 资源分配组向发起处理器分配特定的带宽分配速率。 当负载，存储或I / O接口总线请求到达I / O总线执行时，资源分配管理器通过为每个连续I / O分配离散量的带宽来限制与每个I / O请求相关联的带宽量 请求者。 硬件单元中指令流水线的连续阶段包含链接到特定加载，存储或I / O指令的资源分配标识符（RAID）。

    METHODS AND APPARATUS FOR PROVIDING SIMULTANEOUS SOFTWARE/HARDWARE CACHE FILL
    267.
    发明申请
    METHODS AND APPARATUS FOR PROVIDING SIMULTANEOUS SOFTWARE/HARDWARE CACHE FILL 审中-公开
    提供同步软件/硬件缓存的方法和装置

    公开(公告)号：WO2007135783A1

    公开(公告)日：2007-11-29

    申请号：PCT/JP2007/000556

    申请日：2007-05-24

    Applicant: SONY COMPUTER ENTERTAINMENT INC.

    Inventor： OHTSUKA, Katsushi

    IPC: G06F12/10 ,  G06F12/08

    CPC classification number: G06F12/1027 ,  G06F12/1036 ,  G06F12/1081 ,  G06F12/126 ,  G06F2212/654

    Abstract: Methods and apparatus provide a hardware implemented cache refill circuit for managing at least one address translation table cache, the at least one address translation table cache containing data used to translate an external address into a physical address of a processing system; provide a software implemented cache refill function also for managing the at least one address translation table cache; and simultaneously refill the at least one address translation table cache using the hardware implemented cache refill circuit and the software implemented cache refill function.

    Abstract translation: 方法和装置提供一种用于管理至少一个地址转换表缓存的硬件实现的高速缓存补充电路，所述至少一个地址转换表缓存包含用于将外部地址转换为处理系统的物理地址的数据; 提供用于管理所述至少一个地址转换表缓存的软件实现的高速缓存再填充功能; 并且同时使用硬件实现的高速缓冲存储器补充电路和软件实现的缓存再填充功能来再填充所述至少一个地址转换表缓存。

    A METHOD AND APPARATUS FOR SUPPORTING ADDRESS TRANSLATION IN A VIRTUAL MACHINE ENVIRONMENT
    268.
    发明申请
    A METHOD AND APPARATUS FOR SUPPORTING ADDRESS TRANSLATION IN A VIRTUAL MACHINE ENVIRONMENT 审中-公开
    在虚拟机环境中支持地址转换的方法和装置

    公开(公告)号：WO2006081582A2

    公开(公告)日：2006-08-03

    申请号：PCT/US2006003587

    申请日：2006-01-27

    Applicant: INTEL CORP ,  ANDERSON ANDREW

    Inventor： ANDERSON ANDREW

    IPC: G06F9/455

    CPC classification number: G06F12/1036 ,  G06F9/45558 ,  G06F2009/45583

    Abstract: In one embodiment, a method includes receiving control transitioned from a virtual machine (VM) due to a privileged event pertaining to a translation-lookaside buffer (TLB), and determining which entries in a guest translation data structure were modified by the VM. The determination is made based on metadata extracted from a shadow translation data structure maintained by a virtual machine monitor (VMM) and attributes associated with entries in the shadow translation data structure. The method further includes synchronizing entries in the shadow translation data structure that correspond to the modified entries in the guest translation data structure with the modified entries in the guest translation data structure.

    Abstract translation: 在一个实施例中，一种方法包括接收由于与翻译后备缓冲器（TLB）有关的特权事件而从虚拟机（VM）转换的控制，以及确定客户转换数据结构中哪些条目被VM修改。 基于从由虚拟机监视器（VMM）维护的阴影翻译数据结构提取的元数据和与阴影翻译数据结构中的条目相关联的属性进行确定。 该方法还包括将客体翻译数据结构中与经修改的条目相对应的影子翻译数据结构中的条目与访客翻译数据结构中的修改的条目同步。

Patent Agency Ranking