互补场效应晶体管器件
    21.
    发明公开

    公开(公告)号:CN118749130A

    公开(公告)日:2024-10-08

    申请号:CN202180104618.0

    申请日:2021-12-02

    Abstract: 本公开涉及一种CFET器件(100),其包括:底部FET器件(130)和堆叠在底部FET器件(130)的顶部上的顶部FET器件(140),底部FET器件(130)包括底部沟道纳米结构(132)以及底部栅电极(134),该底部栅电极包括沿着底部沟道纳米结构的第一侧表面(132a)布置的侧面栅极部分(134a),并且顶部FET器件(140)包括顶部沟道纳米片(142)以及顶部栅电极(144),该顶部栅电极被配置成相对于顶部沟道纳米片限定三栅极并且包括沿着顶部沟道纳米片的第二侧表面(142b)布置的侧面栅极部分(144b),其中,底部栅电极(134)的侧面栅极部分(134a)限定过孔接触部分,该过孔接触部分突出到顶部栅电极(144)和顶部沟道纳米片(142)的第一侧表面(142a)外部;以及顶部栅极接触过孔(146),该顶部栅极接触过孔用于将顶部栅电极(144)联接到顶部FET器件(140)上方的第一导线(124);以及底部栅极接触过孔(136),该底部栅极接触过孔用于将底部栅电极(134)的过孔接触部分(134a)联接到顶部FET器件(140)上方的第二导线(128)。

    用于确定信号传播的持续时间的方法和设备

    公开(公告)号:CN118519092A

    公开(公告)日:2024-08-20

    申请号:CN202410184257.0

    申请日:2024-02-19

    Abstract: 一种用于确定第一和第二无线电信号收发机(10,12)之间的信号传播的持续时间的方法,包括:接收(202)定义时间序列的一组测量样本,该组测量样本表示与第二和第一无线电信号收发机(12,10)之间的信号传播相关的持续时间;确定(106;204)测量样本中脉冲峰值的时刻的粗略估计;标识(108;206)测量样本在粗略估计周围的子集;将该子集输入(210)到精细峰值估计算法,其中该子集被处理以减少未知相移;以及执行(114;212)精细峰值估计,其中精细峰值估计算法使用脉冲峰值形状的估计来基于该子集的各样本之间的统计关系来确定所述时刻的精细估计。

    用于高集成密度超导数字电路的制造物堆叠体

    公开(公告)号:CN118511678A

    公开(公告)日:2024-08-16

    申请号:CN202280085302.6

    申请日:2022-12-20

    Abstract: 一种用于制造超导芯片的堆叠体,包括:至少一个约瑟夫逊结(105),至少一个电容器(110),以及包括NbTiN的一个或多个高动态电感线(107A)。所述高动态电感线被配置成将所述至少一个约瑟夫逊结电耦合到所述至少一个电容器以形成超导电路(500),所述超导电路便于经由单通量量子(SFQ)脉冲来切换所述约瑟夫逊结的状态。

    半导体器件结构
    24.
    发明公开

    公开(公告)号:CN118471981A

    公开(公告)日:2024-08-09

    申请号:CN202311363294.X

    申请日:2023-10-19

    Abstract: 本公开涉及一种半导体器件结构。该器件结构包括第一和第二FET,每一者包括相应的S/D结构、相应的沟道结构和相应的栅极结构。每一S/D结构包括S/D主体和从S/D主体横向突出的一组垂直间隔开的S/D叉齿。第一和第二FET的S/D叉齿在相反的横向方向上延伸。每一栅极结构包括栅极主体和从栅极主体横向突出到相应沟道结构的沟道层之间的空间中的一组栅极叉齿。第一和第二FET的栅极叉齿在相反的横向方向上延伸。此外,第一FET的栅极叉齿和S/D叉齿在相反的横向方向上延伸,并且第二FET的栅极叉齿和S/D叉齿在相反横向方向上延伸。第一FET器件的S/D主体被布置在第二FET器件的各S/D主体之间,并且第二FET器件的S/D主体被布置在第一FET器件的各S/D主体之间。

    使用电解的氯化物溶液进行蚀刻

    公开(公告)号:CN111354635B

    公开(公告)日:2024-07-30

    申请号:CN201911045721.3

    申请日:2019-10-30

    Abstract: 本发明涉及一种蚀刻半导体结构上一个或多个实体的方法,各个实体由选自金属和金属氮化物的材料制成,所述方法包括如下步骤:(a)通过在至少0.1A的电流下电解使含有浓度为0.01mol/l至1.0mol/l氯阴离子的前体溶液氧化,由此形成蚀刻溶液;(b)提供在其上具有一个或多个实体的半导体结构;和(c)通过使一个或多个实体与蚀刻溶液接触来至少部分蚀刻一个或多个实体。

    模数转换器ADC,用于控制所述ADC的方法

    公开(公告)号:CN118232919A

    公开(公告)日:2024-06-21

    申请号:CN202311647859.7

    申请日:2023-12-01

    Abstract: 提供了一种模数转换器ADC(1)。该ADC包括具有第一输入端和第二输入端的比较器(2)。该ADC还包括配置成分别接收第一和第二数字参考信号的第一数模转换器DAC(3)和第二DAC(4)。数字参考信号(Dref)表示有正负之分的二进制值。该ADC被配置成基于差分输入信号的第一经采样输入信号与第一数字参考信号,以及基于差分输入信号的第二经采样输入信号与第二数字参考信号,将各输入电压(Vin)进行比较,并且基于所述比较来调整参考电压以逼近差分输入信号。

    用于形成半导体器件的方法
    29.
    发明公开

    公开(公告)号:CN118231352A

    公开(公告)日:2024-06-21

    申请号:CN202311767227.4

    申请日:2023-12-20

    Abstract: 本公开涉及用于形成半导体器件的方法,包括:形成第一底部和顶部沟道结构,以及第二底部和顶部沟道结构,以及横跨这些沟道结构延伸的牺牲栅极;在第一顶部沟道结构上方在所述牺牲栅极中形成开口,并形成穿过第一顶沟道结构的切口;在切口和开口中形成介电插塞;去除牺牲栅极并随后形成RMG结构;在第一底部沟道结构、第二底部沟道结构和第二顶部沟道结构上形成各对S/D结构;在S/D结构上形成S/D触点;通过蚀刻介电栅极封盖层和介电接触封盖层来形成用于交叉耦合触点的沟槽;以及在沟槽中形成交叉耦合触点,该触点将第二栅极堆叠和第一S/D触点互连。

    用于形成半导体器件的方法
    30.
    发明公开

    公开(公告)号:CN118231350A

    公开(公告)日:2024-06-21

    申请号:CN202311760303.9

    申请日:2023-12-20

    Abstract: 本公开涉及用于形成半导体器件的方法,包括:在基板上形成堆叠式晶体管结构,包括:底部沟道结构和堆叠在底部沟道结构的顶部上的顶部沟道结构、延伸跨过底部和顶部沟道结构的栅极结构、在底部沟道结构上的第一和第二底部S/D结构、以及在顶部沟道结构上的第一和第二顶部S/D结构;在第一和第二底部S/D结构上形成第一和第二底部S/D触点;形成接触隔离层封盖第一和第二底部S/D触点,并用ILD层覆盖经封盖的第一和第二底部S/D触点;形成暴露经封盖的第一底部S/D触点上方的第一顶部S/D结构的第一接触沟槽;形成暴露第二底部S/D触点和第二顶部S/D结构的第二接触沟槽;以及在第一接触沟槽中形成第一顶部S/D触点,并在第二接触沟槽中形成第二顶部S/D触点。

Patent Agency Ranking