公开(公告)号：FR2183504A5

公开(公告)日：1973-12-14

申请号：FR7315920

申请日：1973-05-03

Applicant: TEXAS INSTRUMENTS INC ,  TEXAS INSTRUMENTS INC

IPC: H03J9/04 ,  H03K5/24 ,  G08C19/12 ,  H04B1/06 ,  H04N5/00 ,  H04Q9/10 ,  G08C19/28 ,  H03K5/01

公开(公告)号：SV1974001170A

公开(公告)日：1974-10-31

申请号：SV1974001170

申请日：1974-08-16

Applicant: TEXAS INSTRUMENTS INC ,  TEXAS INSTRUMENTS INC

Abstract: ESTA INVENCION SE REFIERE A DISPOSITIVOS SEMICONDUCTORES Y EN PARTICULAR A DISPOSITIVOS SEMICONDUCTORES QUE TIENEN UNA CONFIGURACION DE REGIONES PARAA REALIZAR FUNCIONES DE CIRCUITOS ELEMENTALES PLURALES. EL DISPOSITIVO SEMICONDUCTOR DE ACUERDO CON LA INVENCION PUEDE SER UN ELEMENTO INDIVIDUAL TAL COMO UN TRANSISTOR MULTIEMISOR PARA REALIZAR FUNCIONES DE TRANSISTOR O DIOSO O TRANSISOTR MULTI-EMISOR FORMADO COMO PARTE DE UN CUERPO SEMICONDUCTOR CONTENIENDO OTROS ELEMANTOS DE CIRCUITO SEGUN SE DESCRIBE EN LA SOLICITUD.

公开(公告)号：TW300669U

公开(公告)日：1997-03-11

申请号：TW85206859

申请日：1994-03-08

Applicant: TEXAS INSTRUMENTS INC

Inventor： FUWANGU JIEONGU-MO ,  POLLACK GORDON

IPC: H01L21/335 ,  H01L21/28 ,  H01L21/8238 ,  H01L27/092 ,  H01L27/12 ,  H01L29/49 ,  H01L29/78

CPC classification number: H01L29/4975 ,  H01L21/2807 ,  H01L27/092 ,  H01L27/1203 ,  H01L29/4966 ,  H01L29/7834

公开(公告)号：JP2020010376A

公开(公告)日：2020-01-16

申请号：JP2019162541

申请日：2019-09-06

Applicant: TEXAS INSTRUMENTS INC

Inventor： ANTHONY EDET EKPENYONG

IPC: H04W72/04 ,  H04B7/022 ,  H04J1/00 ,  H04L27/26 ,  H04W76/15

Abstract: 【課題】TDD及びFDDの両方のコンポーネントキャリアで、UEに対してキャリアアグリゲーションを構成するアップリンク制御シグナリングを提供する。【解決手段】一次的サービングセル(PCell)として指定される第1のサービングセル(基地局101)への接続が確立され、二次的サービングセル(SCell)として指定される第2のサービングセル(基地局105)への接続が確立される。SCellは、PCellとは異なる複信モードを用いる。PCell及びSCellの複信モードは、FDD及びTDDモードから選択される。モバイルデバイスが、ダウンリンクサブフレームにおいてSCellに対するサブフレームスケジューリングメッセージを受信し、PCellの複信モードに基づいてスケジューリングメッセージ肯定応答を送るためにアップリンクサブフレームを選択する。【選択図】図1

公开(公告)号：JP2019091951A

公开(公告)日：2019-06-13

申请号：JP2019056248

申请日：2019-03-25

Applicant: TEXAS INSTRUMENTS INC

Inventor： LIM KWAN-YONG ,  JAMES WALTER BLATCHFORD ,  SHASHANK S EKBOTE ,  CHOI YOUNSUNG

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092 ,  H01L29/417 ,  H01L29/78

Abstract: 【解決手段】記載される例において、集積回路(100)が、フィールド酸化物(106)に隣接するMOSトランジスタ(108)、及びMOSトランジスタ(108)に近接するフィールド酸化物(106)上のゲート構造(110)で形成される。エピタキシャルソース−ドレイン(124)とフィールド酸化物(106)との間のギャップ(146)が、ギャップ(146)における二酸化シリコンベースのギャップ充填材(148)で形成される。露出されたエピタキシャルソース−ドレイン領域(124)上に金属シリサイド(150)が形成される。CESL(152)が集積回路(100)の上に形成され、PMD層(154)がCESL(152)の上に形成される。エピタキシャルソース−ドレイン領域(124)上の金属シリサイド(150)への電気的接続を成すために、コンタクト(156)がPMD層(154)及びCESL(152)を介して形成される。【選択図】図1

公开(公告)号：JP2017117488A

公开(公告)日：2017-06-29

申请号：JP2017032848

申请日：2017-02-24

Applicant: 日本テキサス・インスツルメンツ株式会社 ,  Texas Instr Japan Ltd ,  テキサス インスツルメンツ インコーポレイテッド ,  Texas Instruments Inc ,  テキサス インスツルメンツ インコーポレイテッド

Inventor： VU LUAN ,  ELROY LUCERO

IPC: G05F3/30

CPC classification number: G05F3/30

Abstract: 【課題】非常に低い電力供給電圧で動作することが可能なバンドギャップ電圧参照回路要素を提供する。【解決手段】コアバンドギャップ電圧参照を駆動するための電流源は、低閾値電圧を有する絶縁されたゲート電界効果トランジスタM12、M15で実装される。電圧クランプ回路要素M21、M22、M24が、所定のクランプ電圧を上回って上昇する電力供給電圧変動からトランジスタを保護する。コアバンドギャップ電圧参照のものに類似する回路構造を有する出力バイアス回路要素を備えた出力増幅器が、バンドギャップがオペレーションの意図される定常状態に達することを確実にする。【選択図】図2

公开(公告)号：JP2014057344A

公开(公告)日：2014-03-27

申请号：JP2013229623

申请日：2013-11-05

Applicant: Texas Instruments Inc ,  テキサス インスツルメンツ インコーポレイテッド

Inventor： PIERRE BERTRAND ,  JING JIANG ,  KANGUDE SHANTANU ,  TARIK MUHAREMOVIC

IPC: H04J11/00 ,  H04J13/00 ,  H04W72/04 ,  H04W74/08

Abstract: PROBLEM TO BE SOLVED: To solve such a problem that a random access channel is intended to encompass a wider range of functionalities than in previous or current cellular networks, thus an expected load is increased, so that a more efficient random access method is needed.SOLUTION: A random access signal comprises a random access preamble signal selected from a set of random access preamble signals constructed by cyclically shifting selected root CAZAC sequences. The random access signal has a length of one or more transmission sub-frames, the length of the included random access preamble sequence is extended with the signal to provide excellent signal detection performance in larger cells and in higher interference environments. The random access signal includes a wide-band pilot signal facilitating base station estimation of up-link frequency response in some situations.

Abstract translation: 要解决的问题为了解决随机接入信道旨在包括比以前的或当前的蜂窝网络更广泛的功能范围的问题，因此期望的负载增加，从而需要更有效的随机接入方法。 解决方案：随机接入信号包括从通过循环移位所选根CAZAC序列构成的一组随机接入前导信号中选择的随机接入前导信号。 随机接入信号具有一个或多个传输子帧的长度，所包含的随机接入前同步码序列的长度随信号而扩展，以便在较大的小区和较高的干扰环境中提供优异的信号检测性能。 随机接入信号包括宽带导频信号，有助于在某些情况下基站估计上行链路频率响应。

公开(公告)号：JP2013029515A

公开(公告)日：2013-02-07

申请号：JP2012186635

申请日：2012-08-27

Applicant: Texas Instruments Inc ,  テキサス インスツルメンツ インコーポレイテッド

Inventor： LEE D WHETSEL

IPC: G01R31/28 ,  G06F11/22 ,  H01L21/822 ,  H01L27/04

CPC classification number: G01R31/3177 ,  G01R31/2815 ,  G01R31/3172 ,  G01R31/31723 ,  G01R31/31724 ,  G01R31/31727 ,  G01R31/318541 ,  G01R31/318555 ,  G01R31/318558 ,  G01R31/318572 ,  G06F11/3656

Abstract: PROBLEM TO BE SOLVED: To provide a JTAG interface optimized for accessing JTAG tap domains within an integrated circuit, where the interface may be used for a variety of serial communication operations such as, but not limited to, serial communication related integrated circuit test, emulation, debug, and/or trace operations.SOLUTION: An integrated circuit comprises: an IEEE 1149.1 tap domain having a TDI input terminal, a TCK input terminal, a TMS input terminal, and a TDO output terminal, the TDO output terminal being connected to externally accessible data input/output pins of the integrated circuit; and a serial-input parallel-output circuit having a serial input terminal connected to the externally accessible data input/output pins of the integrated circuit, a first parallel output terminal connected to the TDI input terminal, and a second parallel output terminal connected to the TMS input terminal.

Abstract translation: 要解决的问题：提供优化用于访问集成电路内的JTAG抽头域的JTAG接口，其中该接口可用于各种串行通信操作，例如但不限于串行通信相关集成电路 测试，仿真，调试和/或跟踪操作。 解决方案：集成电路包括：具有TDI输入端子，TCK输入端子，TMS输入端子和TDO输出端子的IEEE 1149.1抽头域，TDO输出端子连接到外部可访问的数据输入/输出 集成电路引脚; 以及串行输入并行输出电路，其具有连接到集成电路的外部可访问的数据输入/输出引脚的串行输入端子，连接到TDI输入端子的第一并行输出端子和连接到 TMS输入端子。 版权所有（C）2013，JPO＆INPIT

公开(公告)号：JP2012231514A

公开(公告)日：2012-11-22

申请号：JP2012145803

申请日：2012-06-28

Applicant: Texas Instruments Inc ,  テキサス インスツルメンツ インコーポレイテッド

Inventor： DABAK ANAND G ,  ONGGOSANUSI EKO N

IPC: H04B7/06 ,  H04J13/00 ,  H04B7/08 ,  H04B7/26 ,  H04B17/00 ,  H04J13/16 ,  H04W16/28

CPC classification number: H04B7/084 ,  H04B7/0617 ,  H04B7/0634 ,  H04B7/0654 ,  H04B7/0857

Abstract: PROBLEM TO BE SOLVED: To provide a device to precisely decode signals with a relatively easy algorithm in accordance with the Doppler fading rate when a transmit antenna diversity is used for a CDMA system.SOLUTION: A user station 12 of a wireless communication system 10 comprises despreading circuitry 22 for receiving and despreading a plurality of slots transmitted from at least two transmit antennas at a transmitting station 14. Each of the plurality of slots comprises a first channel and a second channel each comprising a different set of pilot symbols. The user station 14 further comprises circuitry 50 for measuring a first channel measurement and a second channel measurement for each given slot from a first transmit antenna and a second transmit antenna, respectively. The user station 14 further comprises circuitry 52 for measuring a phase difference value for each given slot in response to the first channel measurement and the second channel measurement for the given slot and in response to a 90-degree rotation of the given slot relative to a slot which was received by the despreading circuitry 22 immediately preceding the given slot.

Abstract translation: 要解决的问题：当发射天线分集用于CDMA系统时，提供一种根据多普勒衰落速率的相对容易的算法来精确地解码信号的装置。 解决方案：无线通信系统10的用户站12包括解扩电路22，用于在发射站14处接收和解扩从至少两个发射天线发射的多个时隙。多个时隙中的每一个包括第一信道 以及每个包括不同导频符号集合的第二信道。 用户站14还包括用于分别从第一发射天线和第二发射天线测量每个给定时隙的第一信道测量和第二信道测量的电路50。 用户站14还包括用于响应于给定时隙的第一信道测量和第二信道测量以及相对于给定时隙的给定时隙的90度旋转来测量每个给定时隙的相位差值的电路52 插槽，其由紧接在给定时隙之前的解扩电路22接收。 版权所有（C）2013，JPO＆INPIT

公开(公告)号：JP2012195016A

公开(公告)日：2012-10-11

申请号：JP2012158692

申请日：2012-07-17

Applicant: Texas Instruments Inc ,  テキサス インスツルメンツ インコーポレイテッド

Inventor： CONTI GREGORY REMY PHILIPPE ,  AZEMA JEROME L

IPC: G06F21/55 ,  G06F21/74 ,  G06F21/75 ,  G06F21/85

CPC classification number: G06F21/554 ,  G06F21/74 ,  G06F21/75 ,  G06F21/85

Abstract: PROBLEM TO BE SOLVED: To provide a system and a method for identifying and preventing security violation within a computer system.SOLUTION: A computer system (100) comprises a multiprocessing unit (104) comprising a processor core (106) that performs programs. A monitoring system (200) comprises a platform security controller (250) that monitors activity on a core bus and identifies security violation. Further performance of the program in the processor core (106) is prevented according to the identification of the security violation.

Abstract translation: 要解决的问题：提供用于识别和防止计算机系统内的安全违规的系统和方法。 解决方案：计算机系统（100）包括多处理单元（104），其包括执行程序的处理器核（106）。 监视系统（200）包括监视核心总线上的活动并识别安全违规的平台安全控制器（250）。 根据安全违规的识别，防止处理器核心（106）中的程序进一步执行。 版权所有（C）2013，JPO＆INPIT