公开(公告)号：CN110729302A

公开(公告)日：2020-01-24

申请号：CN201910567771.1

申请日：2019-06-27

Applicant: 三星电子株式会社

Inventor： 殷圣豪 ,  姜大焕 ,  金成元 ,  金英培 ,  元硕载

IPC: H01L27/11568 ,  H01L27/11582

Abstract: 提供了一种可变电阻非易失性存储器装置，其包括：半导体基底；第一导线，均在半导体基底上沿与半导体基体垂直的第一方向延伸，并在第二方向上间隔开。第二导线在第一导线的第一侧上沿与半导体基底平行的第二方向延伸，第三导线在第一导线的与第一侧相对的第二侧上沿第二方向延伸。第一非易失性存储器单元位于第一导线的第一侧上，并结合到第二导线和第一导线，第一非易失性存储器单元包括以第一序列布置的开关元件、可变电阻元件和电极。第二非易失性存储器单元位于第一导线的第二侧上，并结合到第三导线和第一导线，第二非易失性存储器单元包括以第二序列布置的开关元件、可变电阻元件和电极，第一序列和第二序列关于第一导线对称。

公开(公告)号：CN107195776A

公开(公告)日：2017-09-22

申请号：CN201710152792.8

申请日：2017-03-15

Applicant: 三星电子株式会社

Inventor： 李广宇 ,  姜大焕 ,  高宽协

IPC: H01L45/00 ,  H01L27/24 ,  H01L27/22

CPC classification number: H01L45/1675 ,  H01L27/2427 ,  H01L27/2481 ,  H01L45/06 ,  H01L45/065 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L27/222 ,  H01L45/16

Abstract: 本公开提供了半导体器件。一种半导体器件包括在基板上的多个第一导电图案、在多个第一导电图案的每个上的第一选择图案、在第一选择图案上的第一结构、在第一结构上的多个第二导电图案、在多个第二导电图案的每个上的第二选择图案、在第二选择图案上的第二结构以及在第二结构上的多个第三导电图案。第一结构可以包括第一可变电阻图案和第一加热电极。第一可变电阻图案和第一加热电极可以彼此接触以在其间具有第一接触面积。第二导电图案可以与第一导电图案交叉。第二结构可以包括第二可变电阻图案和第二加热电极。第二可变电阻图案和第二加热电极可以彼此接触以在其间具有第二接触面积，第二接触面积可以不同于第一接触面积。

公开(公告)号：CN107195656A

公开(公告)日：2017-09-22

申请号：CN201710154182.1

申请日：2017-03-15

Applicant: 三星电子株式会社

Inventor： 朴日穆 ,  姜大焕 ,  高宽协

IPC: H01L27/24 ,  H01L45/00

CPC classification number: H01L45/06 ,  H01L27/224 ,  H01L27/2409 ,  H01L27/2427 ,  H01L27/2481 ,  H01L43/02 ,  H01L43/08 ,  H01L43/10 ,  H01L45/1233 ,  H01L45/1293 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1675 ,  H01L27/249 ,  H01L45/16

Abstract: 公开了一种半导体存储器件及其制造方法。第一导电线在基板上在第一方向上延伸并具有交替地形成在其上的多个突起和凹陷。第二导电线在第二方向上布置在第一导电线之上，使得第一导电线和第二导电线在突起处交叉。多个存储单元结构位于第一导电线的突起上并与第二导电线接触。热绝缘插塞位于第一导电线的凹陷上并减少在第一方向上的一对相邻的单元结构之间的热传递。因此，沿着导电线的相邻的单元结构之间的热串扰被减少。

公开(公告)号：CN107104104A

公开(公告)日：2017-08-29

申请号：CN201710075833.8

申请日：2017-02-13

Applicant: 三星电子株式会社

Inventor： 郑智贤 ,  李镇宇 ,  高宽协 ,  姜大焕

IPC: H01L27/11

Abstract: 本发明提供了存储器件及制造该存储器件的方法。存储器件的存储单元与第一电极线和第二电极线分开地形成，其中存储单元之上的第二电极线通过镶嵌工艺形成，从而避免与对存储单元之上的绝缘层过度地或不足地进行CMP相关的复杂情况。

公开(公告)号：CN107026169A

公开(公告)日：2017-08-08

申请号：CN201710060821.8

申请日：2017-01-25

Applicant: 三星电子株式会社

Inventor： 沈揆理 ,  高宽协 ,  姜大焕

IPC: H01L27/115 ,  H01L27/11551 ,  G11C16/02 ,  G11C16/06

Abstract: 本发明构思提供一种存储器件、包括该存储器件的电子设备以及制造该存储器件的方法，在该存储器件中，存储单元布置为具有小的电特性变化并从而提高可靠性。在存储器件中，在不同水平的存储单元可以用具有不同厚度的间隔物覆盖，这可以控制存储单元的电阻特性(例如设置电阻)并且减小存储单元的电特性的竖直变化。此外，通过调整间隔物的厚度，存储单元的感测裕度可以增加。