公开(公告)号：CN1855445A

公开(公告)日：2006-11-01

申请号：CN200610073587.4

申请日：2006-04-13

Applicant: 三星电子株式会社

Inventor： 崔正达 ,  辛允承 ,  薛钟善

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/115 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11531

Abstract: 提供了制造非易失性存储器件的方法。在衬底上形成隔离层。衬底具有存储区和阱接触区，以及隔离层限定衬底的有源区。在有源区上形成栅绝缘层。构图栅绝缘层以在其中限定开口。该开口露出至少部分衬底的阱接触区，并用作在隔离层随后的蚀刻期间所生成电荷的电荷路径。还提供了相关的存储器件。

公开(公告)号：CN1171599A

公开(公告)日：1998-01-28

申请号：CN97102929.6

申请日：1994-03-04

Applicant: 三星电子株式会社

Inventor： 崔正达 ,  徐康德

IPC: G11C11/34

CPC classification number: G11C7/18 ,  G11C7/12 ,  G11C17/123

Abstract: 一种半导体存储器,包括一由双极晶体管构成的电流驱动晶体管,其连接到相应的位线以增加位线电流。该电流驱动晶体管的收集极由一个接地的阱构成,基极由二个相邻选行晶体管的公共漏区构成。其发射极是一与第一层间隔离层及第二层间隔离层分开排列的多晶硅层,它通过接触孔同时被接到基区和位线。该发射极是形成在作为二个相邻选行晶体管公共漏区的基区中的一个掺杂区。这种存储器件具有提高运行速度和提高集成度的能力。

公开(公告)号：CN101615618B

公开(公告)日：2015-09-09

申请号：CN200910149282.0

申请日：2009-06-12

Applicant: 三星电子株式会社

Inventor： 朴镇泽 ,  崔正达 ,  柳璋铉 ,  朴泳雨

IPC: H01L27/115 ,  H01L29/788 ,  H01L29/06 ,  H01L21/8247 ,  H01L21/762 ,  H01L21/31

CPC classification number: H01L27/11573 ,  H01L27/11526 ,  H01L27/11546 ,  H01L27/11592 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种集成电路及其制作方法、固态存储器模块和计算机系统。一种集成电路包括闪速存储器单元和外围电路，该外围电路包括低电压晶体管(LVT)和高电压晶体管(HVT)。该集成电路包括隧道阻障层，该隧道阻障层包括SiON、SiN或其他高k材料。隧道阻障层可以包括HVT的栅极电介质的一部分。隧道阻障层可以构成HVT的完整的栅极电介质。在浅槽隔离(STI)之间或者在STI之上可以形成对应的隧道阻障层。因此，可以提高驱动器芯片IC的制造效率。

公开(公告)号：CN101441893B

公开(公告)日：2014-06-25

申请号：CN200810177916.9

申请日：2008-11-21

Applicant: 三星电子株式会社

Inventor： 李昌炫 ,  徐康德 ,  林瀛湖 ,  崔正达

IPC: G11C16/10 ,  G11C16/08 ,  G11C16/02 ,  G11C16/30

CPC classification number: G11C16/0483 ,  G11C16/16

Abstract: 抑制寄生电荷积累的非易失性存储器件及其操作方法。操作电荷俘获非易失性存储器件的方法包括：通过选择性擦除第一串中第一多个非易失性存储单元以及随后选择性擦除第一串中第二多个非易失性存储单元来擦除第一串非易失性存储单元的操作，第二多个非易失性存储单元与第一多个非易失性存储单元交替。选择性擦除第一多个非易失性存储单元的操作可包括在抑制擦除第二多个非易失性存储单元的阻断条件下，在偏置第二多个非易失性存储单元的同时，擦除第一多个非易失性存储单元。选择性擦除第二多个非易失性存储单元的操作可包括在抑制擦除第一多个非易失性存储单元的阻断条件下，在偏置第一多个非易失性存储单元的同时，擦除第二多个非易失性存储单元。

公开(公告)号：CN101751997B

公开(公告)日：2014-06-11

申请号：CN200910226570.1

申请日：2009-11-25

Applicant: 三星电子株式会社

Inventor： 崔东郁 ,  崔正达 ,  李忠浩 ,  许星会 ,  刘民胎

IPC: G11C16/02 ,  G11C16/14

CPC classification number: G11C16/16 ,  G11C16/0483 ,  G11C16/10

Abstract: 一种快闪存储器件，包括：本体区域；第一到第n存储单元晶体管，在所述本体区域上被排列成行；第一到第n字线，分别与所述第一到第n存储单元晶体管的栅极连接；第一虚拟单元晶体管，与所述第一存储单元晶体管连接；第一虚拟字线，与所述第一虚拟单元晶体管的栅极连接；第一选择晶体管，与所述第一虚拟晶体管连接，第一选择线，与所述第一选择晶体管的栅极连接；电压控制单元，与所述第一选择线连接，所述电压控制单元被适配成在用于擦除所述第一到第n存储单元晶体管的擦除模式中向所述第一选择线输出一低于施加到所述本体区域的电压的电压。

公开(公告)号：CN101651144B

公开(公告)日：2013-10-30

申请号：CN200910166990.5

申请日：2009-06-11

Applicant: 三星电子株式会社

Inventor： 沈载星 ,  崔正达

IPC: H01L27/115 ,  H01L29/78 ,  H01L29/06 ,  H01L21/8247 ,  G11C11/40

CPC classification number: H01L27/11582 ,  G11C16/0408 ,  G11C16/14 ,  G11C16/26 ,  H01L21/823481 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11526 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1157 ,  H01L29/04 ,  H01L29/16 ,  H01L29/42328 ,  H01L29/42344 ,  H01L29/66666 ,  H01L29/7881

Abstract: 本发明提供一种包括竖直立柱的存储器件及制造和操作该存储器件的方法。在一种半导体器件及形成该器件的方法中，该半导体器件包括在水平方向延伸的由半导体材料制成的基板。在该基板上提供多个层间电介质层。提供多个栅极图案，每个栅极图案位于相邻的较低层间电介质层与相邻的较高层间电介质层之间。由半导体材料制成的竖直沟道在竖直方向延伸并穿过该多个层间电介质层和该多个栅极图案，位于每个栅极图案和竖直沟道间的栅极绝缘层使栅极图案与竖直沟道绝缘，竖直沟道在包括半导体区域的接触区接触基板。

公开(公告)号：CN102915955A

公开(公告)日：2013-02-06

申请号：CN201210278183.4

申请日：2012-08-06

Applicant: 三星电子株式会社

Inventor： 尹壮根 ,  崔正达 ,  薛光洙

IPC: H01L21/768 ,  H01L23/528

Abstract: 本发明提供一种半导体器件及其制造方法。该半导体器件包括：在阶梯式衬底上设置的多个垂直沟道；栅极堆叠，其设置在所述阶梯式衬底上，包括沿着所述垂直沟道的延伸方向垂直分离并分别具有接触区的多个导电层；以及与所述多个导电层的多个接触区连接的垂直的多个接触插头，其中，所述多个导电层包括阶梯式图案的多个第一导电层和层叠在所述多个第一导电层上的L形状图案的多个第二导电层，所述第一导电层的接触区与所述第一导电层的其他部分相比位于抬高的水平处。

公开(公告)号：CN101165879B

公开(公告)日：2011-12-07

申请号：CN200710181862.9

申请日：2007-10-19

Applicant: 三星电子株式会社

Inventor： 崔正达 ,  薛钟善 ,  姜昌锡

IPC: H01L21/8247 ,  H01L21/768 ,  H01L27/115 ,  H01L23/522

CPC classification number: H01L21/823462 ,  H01L21/823456 ,  H01L21/823475 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11529 ,  H01L27/11546 ,  Y10S257/903

Abstract: 公开了一种非易失性存储器件及其形成方法。一种存储器件包括具有单元区、低压区以及高压区的衬底。接地选择晶体管、串选择晶体管以及单元晶体管位于单元区中，低压晶体管位于低压区中，以及高压晶体管位于高压区中。公共源极接触件位于接地选择晶体管上，以及低压接触件位于低压晶体管上。位线接触件位于串选择晶体管上，高压接触件位于高压晶体管上，以及位线位于位线接触件上。第一绝缘层位于衬底上，以及第二绝缘层位于第一绝缘层上。公共源极接触件和第一低压接触件延伸到第一绝缘层的高度，以及位线接触件和第一高压接触件延伸到第二绝缘层的高度。

公开(公告)号：CN101651144A

公开(公告)日：2010-02-17

申请号：CN200910166990.5

申请日：2009-06-11

Applicant: 三星电子株式会社

Inventor： 沈载星 ,  崔正达

IPC: H01L27/115 ,  H01L29/78 ,  H01L29/06 ,  H01L21/8247 ,  G11C11/40

CPC classification number: H01L27/11582 ,  G11C16/0408 ,  G11C16/14 ,  G11C16/26 ,  H01L21/823481 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11526 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1157 ,  H01L29/04 ,  H01L29/16 ,  H01L29/42328 ,  H01L29/42344 ,  H01L29/66666 ,  H01L29/7881

Abstract: 本发明提供一种包括竖直立柱的存储器件及制造和操作该存储器件的方法。在一种半导体器件及形成该器件的方法中，该半导体器件包括在水平方向延伸的由半导体材料制成的基板。在该基板上提供多个层间电介质层。提供多个栅极图案，每个栅极图案位于相邻的较低层间电介质层与相邻的较高层间电介质层之间。由半导体材料制成的竖直沟道在竖直方向延伸并穿过该多个层间电介质层和该多个栅极图案，位于每个栅极图案和竖直沟道间的栅极绝缘层使栅极图案与竖直沟道绝缘，竖直沟道在包括半导体区域的接触区接触基板。

公开(公告)号：CN101621078A

公开(公告)日：2010-01-06

申请号：CN200910139658.X

申请日：2009-06-30

Applicant: 三星电子株式会社

Inventor： 李昌炫 ,  崔正达

IPC: H01L29/792 ,  H01L29/423 ,  H01L29/51 ,  H01L27/115 ,  G11C7/10

CPC classification number: H01L21/28282 ,  H01L21/28273 ,  H01L27/11565 ,  H01L29/42332 ,  H01L29/513 ,  H01L29/7883 ,  H01L29/792

Abstract: 本发明提供一种具有多层隧道绝缘体的存储器单元晶体管及存储器器件。一种存储器单元晶体管包括：有源区，该有源区在第一延伸方向上伸长；该有源区上的隧道层，该隧道层包括第一隧道绝缘层、第一隧道绝缘层上的第二隧道绝缘层和第二隧道绝缘层上的第三隧道绝缘层；隧道层上的电荷储存层；电荷储存层上的阻挡绝缘层；以及阻挡绝缘层上的控制栅电极，该控制栅电极在横向于第一延伸方向的第二延伸方向上伸长，有源区具有第二延伸方向上的第一宽度，第二隧道绝缘层具有第二延伸方向上的第二宽度，第二宽度不同于第一宽度。