-
公开(公告)号：CN113257828A
公开(公告)日：2021-08-13
申请号：CN202110100315.3
申请日：2021-01-25
Applicant: 三星电子株式会社
IPC: H01L27/11568 , H01L27/11578 , H01L27/11582
Abstract: 提供了一种非易失性存储器器件及其制造方法。一种非易失性存储器器件，包括：衬底；第一半导体层，在衬底上；蚀刻停止膜，包括第一半导体层上的金属氧化物；模制结构，其中通过在蚀刻停止膜上交替堆叠第二半导体层和绝缘层来构成所述模制结构；沟道孔，其穿透模制结构、蚀刻停止膜、第一半导体层和衬底中的至少一个；以及沟道结构，沿沟道孔的侧壁延伸，并包括沿沟道孔的侧壁顺序地形成的抗氧化膜、第一阻挡绝缘膜、第二阻挡绝缘膜、电荷存储膜、隧穿绝缘膜和沟道半导体，其中所述第一半导体层接触所述第一阻挡绝缘膜、第二阻挡绝缘膜、电荷存储膜和隧穿绝缘膜。
-
公开(公告)号：CN112289846A
公开(公告)日：2021-01-29
申请号：CN202010679062.5
申请日：2020-07-15
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/78 , H01L27/11529 , H01L27/11556 , H01L27/11573 , H01L27/11582
Abstract: 一种半导体器件包括设置在衬底上的栅极结构。栅极结构具有第一侧壁和与第一侧壁相反的第二侧壁。第一杂质区域设置在衬底的上部部分内。第一杂质区域与第一侧壁间隔开。第三杂质区域在衬底的上部部分内。第三杂质区域与第二侧壁间隔开。第一沟槽设置在衬底内在第一侧壁和第一杂质区域之间。第一沟槽与第一侧壁间隔开。第一阻挡绝缘图案设置在第一沟槽内。
-
公开(公告)号：CN110349961A
公开(公告)日：2019-10-18
申请号：CN201910242203.4
申请日：2019-03-28
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11578 , H01L27/11573 , H01L27/11526
Abstract: 本发明提供了一种三维半导体存储器件及其制造方法。所述三维半导体存储器件包括：多个电极结构，所述多个电极结构设置在衬底上并在一个方向上彼此平行地延伸，多个电极结构中的每一个电极结构包括在所述衬底上交替堆叠的电极和绝缘层；多个垂直结构，所述多个垂直结构穿透所述多个电极结构；以及电极分隔结构，所述电极分隔结构设置在所述多个电极结构中彼此相邻的两个电极结构之间。每个所述电极包括：与所述电极分隔结构相邻的外部部分；以及与所述多个垂直结构相邻的内部部分，其中所述外部部分的厚度小于所述内部部分的厚度。
-
公开(公告)号：CN103367401B
公开(公告)日：2017-08-25
申请号：CN201310108221.6
申请日：2013-03-29
Applicant: 三星电子株式会社
IPC: H01L29/10 , H01L29/423
CPC classification number: H01L29/7827 , H01L27/04 , H01L29/41766 , H01L29/4236 , H01L29/78 , H01L29/785
Abstract: 本发明提供了晶体管、半导体器件以及半导体模块，具体提供了一种包括埋设的单元阵列晶体管的半导体器件和包括该半导体器件的电子器件。所述半导体器件包括衬底中的场区，并且场区限定了有源区。第一源极/漏极区和第二源极/漏极区处于有源区中。栅极沟槽处于第一源极/漏极区和第二源极/漏极区之间，并且处于有源区和场区中。栅极结构处于栅极沟槽内。栅极结构包括栅极电极、栅极电极上的绝缘栅极加盖图案、栅极电极与有源区之间的栅极电介质以及绝缘栅极加盖图案与有源区之间的含金属绝缘材料层。
-
公开(公告)号：CN110534524B
公开(公告)日：2024-06-18
申请号：CN201910276163.5
申请日：2019-04-08
Applicant: 三星电子株式会社
Abstract: 公开了一种垂直半导体装置，该垂直半导体装置包括其中绝缘图案和导电图案交替且重复地堆叠在基底上的导电图案结构。导电图案结构包括具有阶梯形状的边缘部分。导电图案中的每个导电图案包括与边缘部分中的阶梯的上表面对应的垫区域。垫导电图案被设置为接触垫区域的上表面的一部分。掩模图案设置在垫导电图案的上表面上。接触塞穿透掩模图案以接触垫导电图案。
-
Patent Agency Ranking
公开(公告)号：CN118119185A
公开(公告)日：2024-05-31
申请号：CN202311610590.5
申请日：2023-11-28
Applicant: 三星电子株式会社
Abstract: 一种NAND闪存器件可以包括外围电路，该外围电路包括晶体管、衬底、以及限定衬底的有源区的器件隔离区。晶体管可以包括在有源区上的第一栅极结构。晶体管还可以包括在有源区中并在第一栅极结构的两侧上沿第一方向延伸的源漏区，该源漏区可以包括与第一栅极结构相邻的第一轻掺杂源漏区以及一体地连接到第一轻掺杂源漏区的第二轻掺杂源漏区。第二轻掺杂源漏区可以布置为比第一轻掺杂源漏区更远离第一栅极结构。第二轻掺杂源漏区在第二方向上的宽度可以小于第一轻掺杂源漏区在第二方向上的宽度。
-
公开(公告)号：CN111312720B
公开(公告)日：2024-03-12
申请号：CN201911198874.1
申请日：2019-11-29
Applicant: 三星电子株式会社
Abstract: 本公开提供了垂直半导体器件。一种垂直半导体器件包括：导电图案结构，在第一方向上延伸；沟槽，在交叉第一方向的第二方向上的两个相邻的导电图案结构之间；存储层，设置在沟槽的侧壁上；第一绝缘层，设置在沟槽中并在第一方向上彼此间隔开；沟道图案，设置在存储层上且在沟槽中，并在第一方向上彼此间隔开；以及蚀刻停止层图案，设置在沟槽中。每个导电图案结构包括交替堆叠在基板的上表面上的导电图案和绝缘层。每个蚀刻停止层图案设置在对应的第一绝缘层和存储层中的阻挡电介质层之间。蚀刻停止层图案在第一方向上彼此间隔开。
-
公开(公告)号：CN117238917A
公开(公告)日：2023-12-15
申请号：CN202310655453.7
申请日：2023-06-05
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 提供半导体装置。所述半导体装置包括：第一隔离结构，延伸穿过基底的上部并限定第一有源区域；第一栅极结构，在基底上；以及第一源极/漏极区域，在与第一栅极结构邻近的第一有源区域的上部处。第一隔离结构包括上隔离图案结构和下隔离图案。上隔离图案结构包括第一隔离图案和覆盖第一隔离图案的侧壁的第二隔离图案。下隔离图案被形成在上隔离图案结构的下方并接触上隔离图案结构，并且下隔离图案的宽度大于上隔离图案结构的宽度。
-
公开(公告)号：CN107256889B
公开(公告)日：2021-05-18
申请号：CN201710696917.3
申请日：2013-03-29
Applicant: 三星电子株式会社
IPC: H01L29/417 , H01L29/423 , H01L29/78
Abstract: 本发明提供了晶体管、半导体器件以及半导体模块，具体提供了一种包括埋设的单元阵列晶体管的半导体器件和包括该半导体器件的电子器件。所述半导体器件包括衬底中的场区，并且场区限定了有源区。第一源极/漏极区和第二源极/漏极区处于有源区中。栅极沟槽处于第一源极/漏极区和第二源极/漏极区之间，并且处于有源区和场区中。栅极结构处于栅极沟槽内。栅极结构包括栅极电极、栅极电极上的绝缘栅极加盖图案、栅极电极与有源区之间的栅极电介质以及绝缘栅极加盖图案与有源区之间的含金属绝缘材料层。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.034 seconds)
