公开(公告)号：CN109585559A

公开(公告)日：2019-04-05

申请号：CN201811138537.9

申请日：2018-09-28

Applicant: 三星电子株式会社

Inventor： 宋昇珉 ,  朴雨锡 ,  梁正吉 ,  裵金钟 ,  裵东一

IPC: H01L29/78 ,  H01L21/336

Abstract: 本公开提供半导体装置。一种半导体装置包括衬底及在所述衬底上的栅极结构。所述半导体装置包括在所述衬底上的沟道。所述半导体装置包括在所述沟道上的源极/漏极层。此外，所述半导体装置包括在所述栅极结构的侧壁上的间隔件。所述间隔件包括在垂直方向上与所述沟道交叠的中心部分以及从所述中心部分突出的突出部分。本公开的半导体装置可具有良好的电特性。

公开(公告)号：CN109427871A

公开(公告)日：2019-03-05

申请号：CN201810596906.2

申请日：2018-06-11

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  朴雨锡 ,  徐东灿 ,  宋昇珉 ,  裵金钟 ,  裵东一

IPC: H01L29/06 ,  H01L29/423 ,  H01L29/78

Abstract: 本发明提供一种半导体装置，包含衬底；堆叠在衬底上的多个沟道层；围绕多个沟道层的栅极电极；以及在栅极电极的相对侧上的嵌入式源极/漏极层。嵌入式源极/漏极层各自具有第一区域及在第一区域上的第二区域。第二区域具有具备不同成分的多个层。

公开(公告)号：CN108511524A

公开(公告)日：2018-09-07

申请号：CN201710569298.1

申请日：2017-07-13

Applicant: 三星电子株式会社

Inventor： 石城大 ,  宋升珉 ,  裵金钟

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/10

CPC classification number: H01L29/0653 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/4983 ,  H01L29/513 ,  H01L29/66439 ,  H01L29/66553 ,  H01L29/6656 ,  H01L29/66742 ,  H01L29/775 ,  H01L29/7853 ,  H01L29/786 ,  H01L29/78696 ,  H01L29/7831 ,  H01L29/1029 ,  H01L29/66484 ,  H01L29/66795 ,  H01L29/785

Abstract: 一种半导体器件可以包括衬底、第一纳米线、栅电极、第一栅极间隔物、第二栅极间隔物、源极/漏极和间隔物连接器。第一纳米线可以在第一方向上延伸并与衬底间隔开。栅电极可以围绕第一纳米线的周边，并且在交叉第一方向的第二方向上延伸，并且包括彼此相对的第一侧壁和第二侧壁。第一栅极间隔物可以形成在栅电极的第一侧壁上。第一纳米线可以穿过第一栅极间隔物。第二栅极间隔物可以形成在栅电极的第二侧壁上。第一纳米线可以穿过第二栅极间隔物。源极/漏极可以设置在栅电极的至少一侧并与第一纳米线连接。间隔物连接器可以设置在第一纳米线与衬底之间。间隔物连接器可以将第一栅极间隔物和第二栅极间隔物彼此连接。

公开(公告)号：CN100385678C

公开(公告)日：2008-04-30

申请号：CN200310118865.X

申请日：2003-12-01

Applicant: 三星电子株式会社

Inventor： 金相秀 ,  李来寅 ,  裵金钟 ,  金基喆 ,  李化成

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/105 ,  H01L21/8239

CPC classification number: H01L29/4232 ,  H01L21/28114 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/66833 ,  H01L29/7923

Abstract: 本发明提供凹切栅极SONOS晶体管及其制造方法，所述凹切栅极SONOS晶体管包括：具有源/漏区的衬底；位于源/漏区之间的衬底上的栅绝缘层；凹切栅极结构，位于所述栅绝缘层上，并具有至少一个凹切；以及分别位于栅极结构的所述至少一个凹切中的至少一个ONO楔形结构。

公开(公告)号：CN1531095A

公开(公告)日：2004-09-22

申请号：CN200410001272.X

申请日：2004-01-05

Applicant: 三星电子株式会社

Inventor： 裵金钟 ,  李来寅 ,  金相秀 ,  金基喆 ,  金辰熙 ,  曹寅昱 ,  金成浩 ,  高光旭

IPC: H01L27/105 ,  H01L27/12 ,  H01L21/28 ,  H01L21/768 ,  H01L21/8234 ,  H01L21/02

CPC classification number: H01L29/792 ,  H01L29/7923 ,  Y10S438/954

Abstract: 本发明公开了一种局部硅－氧化物－氮化物－氧化物－硅(SONOS)结构及其制造方法。该局部SONOS结构具有两片栅极和自对准氧化物－氮化物－氧化物(ONO)结构，包括：衬底；ONO结构，在衬底上；第一栅极层，在ONO结构上并与其对准；栅极绝缘体，在ONO结构旁的衬底上；以及，第二栅极层，在第一栅极层上和栅极绝缘体上。第一和第二栅极层彼此电连接。ONO结构、第一和第二栅极层一同限定了至少1位局部SONOS结构。相应的制造方法包括：设置衬底；在衬底上形成ONO结构；在ONO结构上形成第一栅极层并且第一栅极层与ONO结构对准；在ONO结构旁的衬底上形成栅极绝缘体；在第一栅极层和栅极绝缘体上形成第二栅极层；以及电连接第一和第二栅极层。

公开(公告)号：CN111799255B

公开(公告)日：2024-08-30

申请号：CN202010569036.7

申请日：2018-05-22

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  金洞院 ,  裵金钟

IPC: H01L27/02 ,  H01L27/088 ,  H01L29/06 ,  H01L29/78 ,  H01L21/308 ,  H01L21/8234 ,  H01L21/336

Abstract: 本发明提供一种半导体器件。所述半导体器件包括：衬底；多个鳍，包括第一鳍、第二鳍、第三鳍、第四鳍及第五鳍，所述多个鳍中的每一个在第一方向上从所述衬底突出并在与所述第一方向交叉的第二方向上彼此间隔开；以及多个沟槽，包括第一沟槽、第二沟槽、第三沟槽及第四沟槽，所述多个沟槽中的每一个形成在所述多个鳍中的相邻的鳍之间，其中所述第一沟槽的第一宽度及所述第三沟槽的第三宽度的变化小于第一变化，其中所述第二沟槽的第二宽度及所述第四沟槽的第四宽度的变化小于第二变化，且其中所述第二变化大于所述第一变化。

公开(公告)号：CN110890363B

公开(公告)日：2024-02-23

申请号：CN201910572864.3

申请日：2019-06-28

Applicant: 三星电子株式会社

Inventor： 姜明吉 ,  朴范琎 ,  裵金钟 ,  金洞院 ,  梁正吉

IPC: H01L27/088 ,  H01L29/10 ,  H01L29/51 ,  H01L29/78

Abstract: 一种集成电路(IC)器件可以包括：鳍型有源区，从衬底突出并沿第一水平方向延伸；第一纳米片，设置在鳍型有源区的上表面之上，其间具有第一分离空间；第二纳米片，设置在第一纳米片之上，其间具有第二分离空间；栅极线，在与第一水平方向交叉的第二水平方向上在衬底上延伸，栅极线的至少一部分设置在第二分离空间中；和底部绝缘结构，设置在第一分离空间中。

公开(公告)号：CN109860298B

公开(公告)日：2024-02-23

申请号：CN201811358045.0

申请日：2018-11-15

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  宋升珉 ,  裵金钟 ,  裵东一

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 一种半导体器件包括：沟道图案，包括顺序地堆叠在衬底上的第一半导体图案和第二半导体图案；以及栅电极，沿第一方向延伸并交叉沟道图案。栅电极包括插置在衬底与第一半导体图案之间的第一部分、以及插置在第一半导体图案与第二半导体图案之间的第二部分。第一部分在第二方向上的最大宽度大于第二部分在第二方向上的最大宽度，第二半导体图案在第二方向上的最大长度小于第一半导体图案在第二方向上的最大长度。

公开(公告)号：CN109686790B

公开(公告)日：2023-11-07

申请号：CN201810846316.0

申请日：2018-07-27

Applicant: 三星电子株式会社

Inventor： 朴雨锡 ,  宋昇珉 ,  梁正吉 ,  裵金钟 ,  裵东一

IPC: H01L29/78 ,  H01L29/417 ,  H10B10/00 ,  H01L21/336

Abstract: 一种半导体装置包括设置在衬底的第一区上的晶体管以及设置在衬底的第二区上的非有源组件，晶体管包括：源极/漏极区；多个沟道层，在分别连接源极/漏极区的同时在与衬底的上表面垂直的方向上彼此间隔开；栅极电极，环绕多个沟道层中的每一者；以及栅极绝缘体，位于栅极电极与多个沟道层之间。非有源组件包括：鳍结构，包括交替地堆叠的多个第一半导体图案与多个第二半导体图案；外延区，邻近鳍结构；非有源电极，与鳍结构相交；以及阻挡绝缘膜，位于非有源电极与鳍结构之间。本公开的半导体装置可以高速度运行，同时可考虑在操作方面具有高度准确性以及对半导体装置中所包括的晶体管的结构进行优化。

公开(公告)号：CN109509791B

公开(公告)日：2023-06-30

申请号：CN201810630928.6

申请日：2018-06-19

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  金洞院 ,  裵金钟

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明提供一种高度集成的半导体器件。所述半导体器件包括衬底，所述衬底包括由所述衬底中的沟槽界定的器件区。所述半导体器件包括多个鳍形有源区，所述多个鳍形有源区在所述器件区中彼此间隔开且在第一方向上延伸。所述半导体器件包括突出图案，所述突出图案沿所述沟槽的底表面延伸。另外，所述突出图案与所述多个鳍形有源区之间的间隔大于所述多个鳍形有源区中两个相邻的鳍形有源区之间的间隔。