-
公开(公告)号：CN105429730B
公开(公告)日：2018-07-03
申请号：CN201510744228.6
申请日：2015-11-03
Applicant: 上海斐讯数据通信技术有限公司
Inventor： 王亦鸾
Abstract: 本发明公开了一种对多路信号进行编码、解码的装置、方法和传输的系统。该编码装置包括：转换模块，用于将第一信号转换成双极性基准信号；极性破坏点设置模块，用于在第二信号的低电平对应时间区间中，确定距离第二信号上升沿最近的双极性基准信号的第一脉冲后，在第一脉冲处设置极性破坏点；极性破坏丢失点设置模块，用于在第三信号的低电平对应时间区间中，确定距离所述信号上升沿最近的双极性基准信号的第二脉冲后，在所述第二脉冲处设置极性破坏丢失点。本发明能够将多个信号混合编码在同一个信号中进行传输，从而节省了走线资源，减少了设计成本和复杂度。
-
公开(公告)号：CN105207463B
公开(公告)日：2017-10-13
申请号：CN201510715680.X
申请日：2015-10-28
Applicant: 上海斐讯数据通信技术有限公司
Inventor： 王亦鸾
IPC: H02M1/36
Abstract: 本发明公开了一种输入电源控制电路，包括电源输出模块、延时模块、电源跟踪信号产生模块、电源跟踪电压转换模块以及负载芯片；电源输出模块，用于输出第一电源电压；延时模块，用于延时电源输出模块输出第一电源电压；电源跟踪信号产生模块，用于控制电源跟踪电压转换模块输出电压的电源电压上升斜率；电源跟踪电压转换模块，用于根据电源跟踪信号产生模块的输出信号的上升斜率将第一电源电压转换成第二电源电压；负载芯片，用于同时接收延时输出的第一电源电压和转换的第二电源电压作为输入电压。本发明能够实现无需额外增加一路电源模块和一片CPLD模块给芯片供电，减少占用PCB空间，减小设计的复杂度。
-
公开(公告)号：CN105912487A
公开(公告)日：2016-08-31
申请号：CN201610213951.6
申请日：2016-04-07
Applicant: 上海斐讯数据通信技术有限公司
Inventor： 王亦鸾
IPC: G06F13/28
CPC classification number: G06F13/28
Abstract: 本发明涉及数字通信领域，尤其涉及一种数据时序的均衡方法及系统。本发明通过在第二FPGA中增设一数据时序均衡模块，在进行写操作前首先进行训练过程，对数据信号和时钟信号进行均衡得到一接收调整时间，在进行写操作时利用该接收调整时间使得数据信号和时钟信号的时序一致，避免了高速控制总线等长带来的高成本，占用较多面积等问题。
-
公开(公告)号：CN105373511A
公开(公告)日：2016-03-02
申请号：CN201510724822.9
申请日：2015-10-30
Applicant: 上海斐讯数据通信技术有限公司
Inventor： 王亦鸾
IPC: G06F13/42
Abstract: 本发明提供一种与多个光模块可同时通信的装置和方法，应用于光网络，包括：CPU单元，分别与多个所述光模块通过I2C总线的串行数据线相连接；时钟选通单元，与所述CPU单元通过高速并行总线连接，并分别与多个所述光模块通过所述I2C总线的串行时钟线连接；用于根据所述光模块的数量分离时钟信号，并完成多个所述光模块的时钟信号的选通；其中，每一个所述I2C总线的串行时钟线通过上拉电阻上拉至电源电平。所述时钟选通单元内设置多个比特时钟选通寄存器位，每一个所述比特时钟选通寄存器位对应一个所述光模块。本发明既支持对光模块的批量写操作，也可支持单独对光模块的读写操作，灵活性强，大大提高了系统的效率。
-
公开(公告)号：CN105302484A
公开(公告)日：2016-02-03
申请号：CN201510677761.5
申请日：2015-10-19
Applicant: 上海斐讯数据通信技术有限公司
Inventor： 王亦鸾
Abstract: 本发明公开了一种批量读取以太网卡光模块中数字诊断信息的装置及方法，包括将CPU的I2C串行时钟线上的串行时钟信号转换成多路并行时钟信号，并适于选通各光模块的时钟信号和定位各光模块的设备地址及光模块的寄存器地址，根据光模块的设备地址及光模块的寄存器地址同时读取各光模块寄存器中的数字诊断信息；多路并行时钟信号具有同步的写操作时序、异步的写操作应答时序和异步的读操作时序。本发明通过CPLD中的光模块并行时钟生成模块产生的I2C串行时钟时序，实现批量一次同时读取多个光模块的数字诊断信息的功能，大大减少占用的CPU资源，极大提高了系统的工作效率。
-
Patent Agency Ranking
公开(公告)号：CN104300958A
公开(公告)日：2015-01-21
申请号：CN201410606629.0
申请日：2014-10-31
Applicant: 上海斐讯数据通信技术有限公司
Inventor： 王亦鸾
Abstract: 本发明提供一种电阻量读取精度不受电源波动影响的电路，包括待测电阻Rs、电阻R1、R2、R3、R4、R5和R6，电源VCC和ADC芯片，其中，所述电源VCC依次经由串联的所述电阻R1、R2和R3接地；所述电阻R3一端与所述电阻R1和R2的连接点相连，另一端连接至所述ADC芯片的第一采集电压引脚；所述电源VCC依次经由串联的所述电阻R4和R5接地；所述电阻R6一端连接至所述电阻R4和R5的连接点，另一端连接至所述ADC芯片的第二采集电压引脚。本发明的电阻量读取精度不受电源波动影响的电路中电阻量的读取与外加电源无关，不受电源波动的影响，读数更加准确；且电路结构简单，易于实现。
-
公开(公告)号：CN105302484B
公开(公告)日：2018-09-28
申请号：CN201510677761.5
申请日：2015-10-19
Applicant: 上海斐讯数据通信技术有限公司
Inventor： 王亦鸾
Abstract: 本发明公开了一种批量读取以太网卡光模块中数字诊断信息的装置及方法，包括将CPU的I2C串行时钟线上的串行时钟信号转换成多路并行时钟信号，并适于选通各光模块的时钟信号和定位各光模块的设备地址及光模块的寄存器地址，根据光模块的设备地址及光模块的寄存器地址同时读取各光模块寄存器中的数字诊断信息；多路并行时钟信号具有同步的写操作时序、异步的写操作应答时序和异步的读操作时序。本发明通过CPLD中的光模块并行时钟生成模块产生的I2C串行时钟时序，实现批量一次同时读取多个光模块的数字诊断信息的功能，大大减少占用的CPU资源，极大提高了系统的工作效率。
-
公开(公告)号：CN105373511B
公开(公告)日：2018-06-29
申请号：CN201510724822.9
申请日：2015-10-30
Applicant: 上海斐讯数据通信技术有限公司
Inventor： 王亦鸾
IPC: G06F13/42
Abstract: 本发明提供一种与多个光模块可同时通信的装置和方法，应用于光网络，包括：CPU单元，分别与多个所述光模块通过I2C总线的串行数据线相连接；时钟选通单元，与所述CPU单元通过高速并行总线连接，并分别与多个所述光模块通过所述I2C总线的串行时钟线连接；用于根据所述光模块的数量分离时钟信号，并完成多个所述光模块的时钟信号的选通；其中，每一个所述I2C总线的串行时钟线通过上拉电阻上拉至电源电平。所述时钟选通单元内设置多个比特时钟选通寄存器位，每一个所述比特时钟选通寄存器位对应一个所述光模块。本发明既支持对光模块的批量写操作，也可支持单独对光模块的读写操作，灵活性强，大大提高了系统的效率。
-
公开(公告)号：CN105006961B
公开(公告)日：2018-01-30
申请号：CN201510455685.3
申请日：2015-07-29
Applicant: 上海斐讯数据通信技术有限公司
Inventor： 王亦鸾
IPC: H02M1/36
Abstract: 本发明提供一种多路电源上电顺序控制电路，一种多路电源上电顺序控制电路，包括第一电源、第二电源、第三电源、参考电压、以及电压比较器；所述第一电源通过转换产生与所述第一电源电压成特定关系同向变化的所述第二电源；所述电压比较器的同相输入端连接所述第二电源，所述电压比较器的反相输入端连接所述参考电压，所述电压比较器的输出作为开启所述第三电源的使能信号。
-
公开(公告)号：CN106055515A
公开(公告)日：2016-10-26
申请号：CN201610498834.9
申请日：2016-06-30
Applicant: 上海斐讯数据通信技术有限公司
Inventor： 王亦鸾
IPC: G06F15/173 , G06F13/40 , G06F13/42
Abstract: 本发明公开了一种主从框级联系统及其时序补偿方法，包括一主框和一从框，主框和从框之间通过电缆相互进行数据交换，所述主框包括一FPGA模块，所述FPGA模块至少包括一时序调整单元，所述时序调整单元用来计算接收数据信号的帧头的第一延时时间，根据所述第一延时时间将数据信号延时第二延时时间，使所述数据信号的帧头对准所述数据信号的时隙0，保证了主框和从框之间级联信号的时序宽裕，从而不会出现误码，提高了信号质量。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.041 seconds)
