一种芯粒间TSV测试电路及测试方法

    公开(公告)号:CN117517932A

    公开(公告)日:2024-02-06

    申请号:CN202311844340.8

    申请日:2023-12-29

    Abstract: 本发明属于超大规模集成电路可测性设计领域,公开了一种芯粒间TSV测试电路及测试方法,通过芯粒测试配置电路配置测试路径、测试指令和读写数据寄存器;通过读写数据寄存器组接收测试向量和捕获测试响应;通过TSV阵列测试控制电路控制TSV测试的初始化、测试、捕获操作;通过地址解码电路选择TSV阵列中的待测行;通过测试向量生成电路生成测试TSV所需的测试向量;通过比较电路判断测试TSV是否存在故障;通过TSV接收阵列和TSV发送阵列控制测试向量在TSV上的发送与测试响应的接收。本发明所提出的测试电路满足芯粒间TSV的测试需求,减少了硬件面积的占用,测试过程高度自动化,芯粒测试成本下降。

    一种基于灵活可配置模块的芯粒测试电路

    公开(公告)号:CN115295065B

    公开(公告)日:2022-12-13

    申请号:CN202211224306.6

    申请日:2022-10-09

    Abstract: 本发明涉及超大规模集成电路可测性设计领域,公开了一种基于灵活可配置模块的芯粒测试电路,电路核心结构位于中介层,包括灵活可配置模块FCM、控制信号配置模块和测试状态控制模块;FCM采用双路斜对称结构,实现水平方向及垂直方向的数据传输;控制信号配置模块连接所有FCM的控制信号,控制着所有FCM的数据传输方向以及导通和截断状态;测试状态控制模块控制着FCM和控制信号配置模块内部数据的移位和更新操作。本发明可满足多种场景芯粒的测试需求,实现对原有DFT测试逻辑的复用,满足芯粒即插即用的策略,提升测试的灵活性和可控性。

Patent Agency Ranking