公开(公告)号：CN102420013A

公开(公告)日：2012-04-18

申请号：CN201110285490.0

申请日：2011-09-23

Applicant: 夏普株式会社

Inventor： 名仓满 ,  石原数也 ,  山崎信夫 ,  川端优

IPC: G11C16/10 ,  G11C16/14 ,  H01L45/00 ,  H01L27/24

CPC classification number: G11C13/0007 ,  G11C13/0028 ,  G11C13/0061 ,  G11C13/0064 ,  G11C13/0069 ,  G11C13/0097

Abstract: 半导体存储器设备，其中不管作为写入动作（擦除和编程动作）的目标的存储器单元的可变电阻元件的电阻状态如何，施加用于将可变电阻元件的电阻状态带入具有最低电阻值的擦除状态的擦除电压脉冲。此后，向编程动作目标存储器元件的可变电阻元件施加将可变电阻元件的电阻状态带入所需编程状态的编程电压脉冲。通过总是在施加擦除电压脉冲之后施加编程电压脉冲，可以避免连续地施加多个编程电压脉冲。而且，存储器单元阵列由偶数个子组块构成，且交替地执行一个子组块中擦除电压脉冲的施加和另一子组块中编程电压脉冲的施加。

公开(公告)号：CN102332300A

公开(公告)日：2012-01-25

申请号：CN201110138379.9

申请日：2011-05-26

Applicant: 夏普株式会社

Inventor： 石原数也 ,  名仓满 ,  太田佳似

IPC: G11C11/56 ,  H01L27/10

CPC classification number: G11C7/12 ,  G11C8/08 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/0026 ,  G11C13/0069 ,  G11C2013/0071 ,  G11C2213/79 ,  G11C2213/82

Abstract: 本发明提供不使单元阵列面积增大且可抑制写入干扰的半导体存储装置。半导体存储装置具有：存储单元阵列（100），将多个存储单元排列成矩阵状，该存储单元将二端子型存储元件R和选择用晶体管Q串联连接；第一电压施加电路（101），向第一位线施加改写电压脉冲；第二电压施加电路（102），向第一位线及第二位线施加预充电电压，其中，在改写存储单元时，第二电压施加电路（102）预先将存储单元两端预充电为相同电压后，第一电压施加电路（101）经与选择用的晶体管直接连接的第一位线施加改写电压脉冲，并且第二电压施加电路（102）向与存储元件直接连接的第二位线施加该预充电电压。