-
公开(公告)号:CN103843056A
公开(公告)日:2014-06-04
申请号:CN201280048662.5
申请日:2012-07-25
Applicant: 夏普株式会社
CPC classification number: G11C19/28 , G09G3/3648 , G09G3/3688 , G09G2300/0408 , G09G2300/0417 , G09G2300/0426 , G09G2310/0281 , G09G2310/0286 , G09G2310/08 , G09G2330/021 , G09G2370/08
Abstract: 本发明提供一种减少功耗、显示部和视频信号线驱动电路形成为一体的显示装置。源极驱动器(300)包括移位寄存器(310)和采样电路(320)。采样电路(320)包括采样块(40(1)~40(k))。各采样块包括3个薄膜晶体管。移位寄存器基于源极时钟信号(SCK2)输出选择信号(SEL(1)~SEL(k))。选择信号(SEL(1)~SEL(k))被提供给采样块(40(1)~40(k))。在扫描期间(T1)之后设有中止期间(T2)。在中止期间(T2)中,移位寄存器(310)基于中止期间频率(fck2)的源极时钟信号(SCK)而进行动作。中止期间频率(fck2)比扫描期间频率(fck1)低。
-
公开(公告)号:CN103250202A
公开(公告)日:2013-08-14
申请号:CN201280004022.4
申请日:2012-07-25
Applicant: 夏普株式会社
CPC classification number: G09G3/36 , G09G3/3614 , G09G3/3688 , G09G2300/0408 , G09G2300/0426 , G09G2300/0452 , G09G2310/0213 , G09G2310/0218 , G09G2310/0297 , G09G2320/0219 , G09G2330/023
Abstract: 提供降低功耗的SSD方式的显示装置。选择电路(400)包括k个选择块(410(1)~410(k))。各选择块包括3个薄膜晶体管。对这3个薄膜晶体管的栅极端子分别提供3相的选择控制信号(CT)。在扫描期间(T1)之后设置停止期间(T2)。在停止期间(T2),根据停止期间频率(fck2)的选择控制信号(CT),各选择块中的3个薄膜晶体管成为导通状态。停止期间频率(fck2)比扫描期间频率(fck1)低。
-
公开(公告)号:CN102113216A
公开(公告)日:2011-06-29
申请号:CN200980130261.2
申请日:2009-06-02
Applicant: 夏普株式会社
IPC: H03K17/687 , G02F1/133 , G09G3/20
CPC classification number: G09G3/3688 , G09G2310/027 , Y10T307/74
Abstract: 本发明提供电容负载驱动电路和具备该电容负载驱动电路的显示装置。缓冲电路(1)根据电压Vin驱动电容负载(9)。在设定期间开关(11、13~15)成为接通状态,在驱动期间开关(12)成为接通状态。电压比较部(2)将设定期间的电压Vin和驱动期间的电压Vout进行比较,输出比较结果电压。推挽输出部(4)包括充电用的TFT(25)和放电用的TFT(26)。驱动控制部(3)在设定期间将TFT(25、26)控制为断开状态,在驱动期间根据比较结果电压将TFT(25、26)有选择地控制为接通状态。在Vout<Vin时,比较结果电压上升,TFT(24)成为接通状态,节点(N6)的电压下降,TFT(25)成为接通状态,电压Vout上升。由此,提供一种小型、低耗电且耐工艺偏差的能力强的电容负载驱动电路。
-
公开(公告)号:CN107112051B
公开(公告)日:2020-08-04
申请号:CN201580058776.1
申请日:2015-10-23
Applicant: 夏普株式会社
Abstract: 正方向的移位动作中,在对晶体管(T1)的第1栅极端子充电时,向晶体管(T2)的第2栅极端子输入电压比第1输入信号(S)的电压高的第2输入信号(VS),在使晶体管(T1)的第1栅极端子放电时,向晶体管(T3)的第3栅极端子输入电压比第3输入信号(R)的电压高的第4输入信号(VR),反方向的移位动作中,在对晶体管(T1)的第1栅极端子充电时,向晶体管(T3)的第3栅极端子输入电压比第3输入信号(R)的电压高的第4输入信号(VR),在使晶体管(T1)的第1栅极端子放电时,向晶体管(T2)的第2栅极端子输入电压比第1输入信号(S)的电压高的第2输入信号(VS)。
-
公开(公告)号:CN105340021B
公开(公告)日:2019-09-27
申请号:CN201480036204.9
申请日:2014-02-25
Applicant: 夏普株式会社
Abstract: 本发明是构成移位寄存器电路的各级的单位移位寄存器电路,其包括:输出用晶体管(T1),对漏极端子输入规定的时钟信号(CK),从源极端子输出输出信号(OUT);和置位用晶体管(T2),其是在输出用晶体管(T1)的一个栅极电极连接有源极端子的晶体管(T2),对漏极端子输入输入信号(S),对输出用晶体管(T1)的栅极电极(节点(VC))充电时,对栅极电极输入电压比输入信号(S)的电圧高的输入信号(VS)。
-
公开(公告)号:CN107112051A
公开(公告)日:2017-08-29
申请号:CN201580058776.1
申请日:2015-10-23
Applicant: 夏普株式会社
Abstract: 正方向的移位动作中,在对晶体管(T1)的第1栅极端子充电时,向晶体管(T2)的第2栅极端子输入电压比第1输入信号(S)的电压高的第2输入信号(VS),在使晶体管(T1)的第1栅极端子放电时,向晶体管(T3)的第3栅极端子输入电压比第3输入信号(R)的电压高的第4输入信号(VR),反方向的移位动作中,在对晶体管(T1)的第1栅极端子充电时,向晶体管(T3)的第3栅极端子输入电压比第3输入信号(R)的电压高的第4输入信号(VR),在使晶体管(T1)的第1栅极端子放电时,向晶体管(T2)的第2栅极端子输入电压比第1输入信号(S)的电压高的第2输入信号(VS)。
-
公开(公告)号:CN103718140B
公开(公告)日:2017-08-15
申请号:CN201280036615.9
申请日:2012-07-27
Applicant: 夏普株式会社
CPC classification number: G06F3/041 , G06F3/0412 , G06F3/044 , G09G3/3648 , G09G2356/00
Abstract: 显示部的每像素所具备的有源元件的半导体层由包含选自In、Ga、Zn的至少一种元素的氧化物层形成,具备进行第1设定和第2设定中的至少任一方的设定的液晶面板的时序控制器(13),上述第1设定是将进行图像数据的写入的第1期间设定为上述第2期间的2倍以下,上述第2设定是将1帧期间的长度设定为比16.7毫秒长。
-
-
公开(公告)号:CN104396019B
公开(公告)日:2017-04-12
申请号:CN201380032605.2
申请日:2013-06-11
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1368 , G09F9/30 , H01L21/336
Abstract: TFT基板(100A)还具有:在基板(1)上形成的与栅极电极(3)由相同的导电膜形成的栅极连接层(3a)或与第一透明电极(2)由相同的导电膜形成的透明连接层(2a);在绝缘层(4)上形成的包含至少1个导体区域(5a)的氧化物层(5z);和在氧化物层(5z)上形成的与源极电极(6s)由相同的导电膜形成的源极连接层(6a),源极连接层(6a)经由至少1个导体区域(5a)与栅极连接层(3a)或透明连接层(2a)电连接。
-
公开(公告)号:CN104081507B
公开(公告)日:2017-03-22
申请号:CN201380007575.X
申请日:2013-01-24
Applicant: 夏普株式会社
IPC: H01L21/336 , G09F9/00 , G09F9/30 , H01L27/32 , H01L29/786
CPC classification number: H01L29/4908 , H01L21/441 , H01L27/1225 , H01L27/127 , H01L27/3262 , H01L29/66969 , H01L29/78606 , H01L29/7869
Abstract: 半导体装置(100A)包括:基板(2);在基板体层(5)电连接的源极电极(6s)和漏极电极(6d);与漏极电极(6d)电连接的第一透明电极(7);在源极电极(6s)和漏极电极(6d)上形成的电介质层(8);和在电介质层(8)上形成的第二透明电极(9)。第一透明电极(7)的上表面和下表面中的至少一个与具有将氧化物半导体层(5)所含的氧化物半导体还原的性质的还原绝缘层(8a)接触。第二透明电极(9)的至少一部分隔着电介质层(8)与第一透明电极(7)重叠,氧化物半导体层(5)和第一透明电极(7)由相同的氧化物膜形成。(2)上形成的氧化物半导体层(5);与氧化物半导
-
-
-
-
-
-
-
-
-