-
公开(公告)号：CN1822228A
公开(公告)日：2006-08-23
申请号：CN200610003714.3
申请日：2006-02-05
Applicant: 松下电器产业株式会社
IPC: G11C16/02
CPC classification number: G11C11/4076 , G11C7/1051 , G11C7/1063 , G11C2207/229
Abstract: 提供一种与SRAM兼容并且能够进行高速数据传输操作同时保持数据可靠性的半导体存储器件。当外部芯片使能信号XCE执行下降转换时开始访问存储核心6。同时，接收外部写使能信号XWE和外部地址信号ADD，并且选择与所接收的外部地址信号ADD相应的存储核心6中的存储单元1。当完成从存储单元1读出数据或将数据写入存储单元1时，根据外部芯片使能信号XCE的上升转换或外部写使能信号XWE的上升转换激活重写定时器7，用于执行存储单元1的数据重写。
-
公开(公告)号：CN1700600A
公开(公告)日：2005-11-23
申请号：CN200510072790.5
申请日：2005-05-20
Applicant: 松下电器产业株式会社
Inventor： 平野博茂
IPC: H03K19/0185 , H03K19/0175
CPC classification number: H03K3/012 , H03K3/356113 , H03K3/356165 , H03K17/102
Abstract: 本发明提供一种电压电平变换电路，可以较低的低电源电压VDD2使将具有与高电源电压VDD1对应的逻辑电压电平的输入信号变换为具有与低电源电压VDD2对应的逻辑电压电平的信号后输出的电压电平变换电路动作。该变换电路具有将VDD1系统的输入信号变换为VDD2系统信号的电平变换部和使电平变换后的输入信号反相后输出的否定电路，构成电平变换部的VDD1系统的两个否定电路的输出仅输入电平变换部的两个耐高压晶体管中，向电平变换部的两个耐低压晶体管输入具有与低电源电压VDD2对应的逻辑电压电平的信号，还向电平变换部后级的否定电路仅输入由电平变换部进行了电平变换后的输入信号。
-
公开(公告)号：CN1700473A
公开(公告)日：2005-11-23
申请号：CN200510072630.0
申请日：2005-05-16
Applicant: 松下电器产业株式会社
IPC: H01L27/10 , H01L27/105 , G11C11/22
CPC classification number: G11C11/22
Abstract: 一种铁电体存储装置，包括使用铁电体电容器存储数据的标准单元、产生基准电位的参考单元、把标准单元和基准电位的电位差放大的读出放大器、控制标准单元和参考单元和读出放大器的控制电路，把标准单元的字线(WL)非活性化，把第一铁电体电容器从第一位线(BL1)断开后，把位线预充电控制线活性化，通过驱动第一位线预充电电路(7)，把第一位线(BL1)放电。
-
公开(公告)号：CN1589498A
公开(公告)日：2005-03-02
申请号：CN02822917.7
申请日：2002-11-18
Applicant: 松下电器产业株式会社
IPC: H01L27/108 , H01L21/8242 , H01L27/10
CPC classification number: H01L23/5222 , H01L23/5225 , H01L2924/0002 , H01L2924/00
Abstract: 本发明的半导体装置，在形成于半导体基板上的第1配线层中，相邻的配线按照第1配线、第1屏蔽配线的顺序排列，而且在半导体配线基板上形成的第2配线层中，相邻的配线分别按照第2屏蔽配线、第2配线的顺序排列，以与第1配线层的第1配线、第1屏蔽配线分别对应，从而能够使相邻配线的配线间电容降低，而且也能够降低相邻配线之间的噪声，能够不降低信号的动作速度，而且又减少电力消耗。
-
公开(公告)号：CN1096680C
公开(公告)日：2002-12-18
申请号：CN94113672.8
申请日：1994-10-28
Applicant: 松下电器产业株式会社
IPC: G11C11/40
Abstract: 一种半导体存储装置，其组成包括：位线，字线，单元平板电极，由MOS晶体管以及强电介质电容组成的存储单元，以及改变位线电容值的变动装置。此变动装置由与位线连接的开关元件和与该开关元件连接的电容构成。数据提供者与数据使用者之间预先设定的最大读出次数的读出动作结束后，通过使开关元件处于导通状态，将电容与位线连接，因而位线电容值变得不确切，无法读出正确的数据。
-
Patent Agency Ranking
公开(公告)号：CN101290912B
公开(公告)日：2011-12-07
申请号：CN200810083557.0
申请日：2008-03-12
Applicant: 松下电器产业株式会社
IPC: H01L23/00 , H01L23/522 , H01L23/58 , H01L21/00 , H01L21/768
CPC classification number: H01L23/585 , H01L23/562 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种半导体装置及其制造方法。其目的在于：通过防止因切割晶片时在芯片侧面所产生的碎片和破损等传播到芯片区域内，来防止半导体装置的可靠性及耐湿性的下降。在形成在基板(101)上的层间绝缘膜(105)及(107)形成有连续围绕芯片区域(102)的密封环(104)。在层间绝缘膜(107)上形成有从芯片区域(102)来看在密封环(104)外侧具有开口部(131)的第一钝化膜(109)。
-
公开(公告)号：CN1669090A
公开(公告)日：2005-09-14
申请号：CN03817087.6
申请日：2003-07-22
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/20 , G11C7/1045
Abstract: 一种半导体存储器件包括含有非易失性存储单元的存储单元块(11)至(14)。存储单元块(11)至(14)包括用于存储包含半导体存储器件的操作参数的芯片数据的芯片数据存储区(11b)至(14b)，和用于存储对应于相应的芯片数据存储区，并且显示存储的芯片数据的有效性的通过标记的通过标记存储区(11c)至(14c)。芯片数据存储区存储相同的芯片数据。
-
公开(公告)号：CN1474452A
公开(公告)日：2004-02-11
申请号：CN03142593.3
申请日：1997-04-18
Applicant: 松下电器产业株式会社
IPC: H01L23/52
Abstract: 本发明是在强电介质存储器件中，可以缓和构成强电介质电容器110a1～110a3，110b1～110b3的下部电极111a，111b及该下部电极的热应力对在其上边形成的强电介质层113的影响，并以此来抑制连接到上述下部电极上的其它的布线106a1、106a2等因该下部电极的热应力而产生断线或者下部电极加在上述强电介质层上的热应力而引起的强电介质电容器的特性离散或特性变动。其方案是把上述下部电极111a和111b做成为如下的构造：在多个部位进行弯曲使得其平面形状变成为锯齿状，而且，分割成多个布线部分111a1、111a2和111b1、111b2。
-
公开(公告)号：CN1129910C
公开(公告)日：2003-12-03
申请号：CN95103487.1
申请日：1995-03-22
Applicant: 松下电器产业株式会社
Abstract: 一种能正确判断数据并输出之的半导体存贮装置，它含有基准电位发生装置。该基准电位发生装置备有：2根信号线21、22；为给这两根信号线加电位而提供电荷的电荷供给装置23；连接于电荷供给装置和两信号线之间、通过第一控制信号分别提供电荷的第一连接装置24a、24b；连接于两信号线之间、通过第二控制信号将取决于供给的电荷量和各信号线的负载电容的电位平均后断开两信号线的第二连接装置25。
-
公开(公告)号：CN1092335C
公开(公告)日：2002-10-09
申请号：CN96190936.6
申请日：1996-08-14
Applicant: 松下电器产业株式会社
IPC: G01R19/165 , H03K17/22 , G05F1/10
CPC classification number: H03K17/223 , G01R19/0084 , G01R19/155 , G01R19/16538 , G06F1/28 , G11C5/143 , G11C8/08 , G11C11/22
Abstract: 本发明包括一栅极与漏极连接至第一节点的第一MOS晶体管，一栅极和漏极分别连接至第一节点与一第三节点的第二MOS晶体管，一连接于第一节点与一第二节点之间的第一电阻元件，一连接于第二节点与一地电压端之间的第二电阻元件，一第一非门电路以及一第二非门电路。因而，本发明能够以低功耗，在一稳定的条件下检测电压。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.047 seconds)
