-
公开(公告)号：CN107624179A
公开(公告)日：2018-01-23
申请号：CN201680030271.9
申请日：2016-05-31
Applicant: 英特尔公司
Inventor： J.B.卡恩 , R.P.曼戈尔德 , V.戈帕尔 , R.S.加西亚 , K.S.格里姆斯鲁德
IPC: G06F3/06
CPC classification number: G06F3/0608 , G06F3/0619 , G06F3/0625 , G06F3/064 , G06F3/0661 , G06F3/0679 , G06F3/0688
Abstract: 描述了涉及高效固态驱动器（SSD）数据压缩方案和布局的方法和装置。在一个实施例中，耦合到非易失性存储器的逻辑（例如从主机）接收数据并且压缩数据以生成经压缩的数据，之后将经压缩的数据存储在非易失性存储器中。经压缩的数据包括数据的经压缩的版本、经压缩的数据的大小、公共元信息，以及最终元信息。还公开和要求保护其它实施例。
-
-
公开(公告)号：CN109416630B
公开(公告)日：2024-01-30
申请号：CN201680087013.4
申请日：2016-12-31
Applicant: 英特尔公司
IPC: G06F9/30
Abstract: 公开了用于多个缓冲器的自适应处理的技术。计算装置可以建立缓冲器队列，应用能向其提交要处理的缓冲器，诸如通过对提交的缓冲器进行散列。计算装置监测缓冲器队列，并基于存在的缓冲器数量确定处理缓冲器队列的有效方式。计算装置可以用计算装置的单个处理器核串行地处理缓冲器，或者可以用单指令多数据SIMD）指令并行地处理缓冲器。计算装置可以基于串行处理缓冲器相较于并行处理缓冲器的吞吐量的比较来确定使用哪种方法，这可以取决于
-
公开(公告)号：CN108028663B
公开(公告)日：2021-11-26
申请号：CN201680053539.0
申请日：2016-08-08
Applicant: 英特尔公司
IPC: H03M7/30
Abstract: 压缩引擎可以被设计用于经压缩的流的更高效的错误校验，以包括异构设计的适配，所述异构设计包括压缩和解压缩的交错的硬件和软件级。字符串匹配器的输出可以被逆转以生成位流，所述位流然后与到压缩引擎的输入流相比较作为第一错误校验。压缩引擎的最终经压缩输出可以被部分地解压缩以对熵代码编码器的熵代码编码进行逆转。经部分解压缩的输出可以与熵代码生成器的输出相比较以执行第二错误校验。在第一错误校验时找到错误大大降低生成故障或异常的延迟，利用软件而不是专门硬件执行压缩和解压缩的计算密集方面也是如此。
-
-
Patent Agency Ranking
公开(公告)号：CN110347634A
公开(公告)日：2019-10-18
申请号：CN201910155033.6
申请日：2019-03-01
Applicant: 英特尔公司
IPC: G06F15/167
Abstract: 本发明涉及用于高性能认证加密的硬件加速器和方法。硬件加速器可以包括：要存储一轮加密操作的输入向量的向量寄存器；电路，包括：第一数据路径，其包括第一模加法器以及第二模加法器，以及第二数据路径，其包括第一逻辑异或电路、第一旋转电路、第二逻辑异或电路、以及第二旋转电路；以及控制电路，其要使第一数据路径的第一模加法器和第二模加法器以及第二数据路径的第一逻辑异或电路、第二逻辑异或电路、第一旋转电路和第二旋转电路根据一个或多个控制值来执行该轮的一部分，并且将针对部分的来自第一数据路径的第一结果和针对部分的来自第二数据路径的第二结果存储到向量寄存器中。
-
公开(公告)号：CN105409158B
公开(公告)日：2019-07-02
申请号：CN201480039157.3
申请日：2014-08-08
Applicant: 英特尔公司
CPC classification number: H04L9/0643 , G06F9/30007 , G06F9/30036 , H04L9/0625
Abstract: 指令和逻辑提供安全密码散列算法回合功能。某些实施例包括处理器，所述处理器包括：对用于安全密码散列算法的指令解码的解码级，第一指令指定源数据和一个或多个密钥操作数。处理器执行单元响应于被解码的指令使用一个或多个密钥操作数在源数据上执行一个或多个安全密码散列算法回合迭代，并且将指令的结果存储在目的地寄存器中。指令的一个实施例指定使用诸如DES或TDES之类的Feistel密码算法的安全密码散列算法回合迭代。在一个实施例中，可以在从用于跨处理资源的集合的负载平衡请求的请求生成资源分派中使用指令的结果。
-
-
公开(公告)号：CN108572851A
公开(公告)日：2018-09-25
申请号：CN201810187561.5
申请日：2018-03-07
Applicant: 英特尔公司
Inventor： V.戈帕尔
CPC classification number: G06F9/44547 , G06F1/3203 , G06F1/3287 , G06F8/447 , G06F8/47 , G06F9/268 , G06F9/30061 , G06F9/345 , G06F9/3557 , G06F9/3877 , G06F9/44521 , G06F9/5066 , G06F15/76 , G06F9/3885 , G06F15/8007
Abstract: 本发明涉及用于细粒度异构处理的指令集架构（ISA）以及相关联的处理器、方法和编译器。ISA包括被配置成在具有实现不同的微架构的异构核的处理器上执行的指令。提供了用以使得能够针对具有异构核的目标处理器（或处理器家族）编译/汇编相应代码段并使得针对特定类型的处理器核微架构所编译的适当代码段在运行时间时经由ISA指令的执行而被动态地调用的机制。除了支持具有三个或更多个不同的核类型的处理器的指令之外，ISA指令还包括无条件分支和调用指令及有条件分支和调用指令二者。指令被配置成在基本上不添加开销的同时支持指令线程跨异构核的动态迁移。还提供了用以生成和汇编操作码段的编译器，所述操作码段被配置成在具有异构核的处理器上执行。
-
公开(公告)号：CN108028665A
公开(公告)日：2018-05-11
申请号：CN201680055588.8
申请日：2016-09-23
Applicant: 英特尔公司
IPC: H03M7/30
CPC classification number: H03M7/3082 , H03M7/3086 , H03M7/40
Abstract: 本文中所详述的是用于使用硬件和软件进行压缩的系统、方法和装置的实施例。实施例包括用于对两个流操作的压缩器硬件，其中所述流中的一个是另一个流的偏移。附加地，在一些实施例中，所述压缩器硬件的输出被提交给软件以用于进一步处理。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.037 seconds)
