公开(公告)号：KR1020090097718A

公开(公告)日：2009-09-16

申请号：KR1020080023035

申请日：2008-03-12

Applicant: 국방과학연구소

Inventor： 이주형 ,  류영재

IPC: H04B7/24 ,  H04L12/24

CPC classification number: H04B17/20 ,  H04B1/16

Abstract: A system for determining a synchronization error by using 1/4 hop estimation for received energy and a method thereof are provided to recognize the synchronization error having the synchronization separation even in a situation that the synchronization separations that occur in the first and the second halves cannot be recognized. A system for determining a synchronization error by using 1/4 hop estimation for received energy comprises a memory(130), an energy detector(110), a calculator(120) and a determining unit(140). The memory stores reference energy ratios for determining the synchronization separation, and the energy detector measures the reception energies by 1/4 hop unit for the receiving signal. The calculator calculates the receiving energy ratio by using the measured reception energy. The determining unit compares the reference energy ratio and the reception energy ratio to detect where the synchronization separation occurs in the first or second half.

Abstract translation: 提供一种通过使用接收能量的1/4跳估计来确定同步误差的系统及其方法，用于识别具有同步分离的同步误差，即使在第一和第二半中发生的同步分离不能 被认可 通过使用接收能量的1/4跳估计来确定同步误差的系统包括存储器（130），能量检测器（110），计算器（120）和确定单元（140）。 存储器存储用于确定同步分离的参考能量比，能量检测器测量接收信号的接收能量1/4跳单位。 计算器通过使用测量的接收能量来计算接收能量比。 确定单元将参考能量比和接收能量比进行比较，以检测在第一或第二半中发生同步分离的位置。

公开(公告)号：KR100664497B1

公开(公告)日：2007-01-04

申请号：KR1020040102566

申请日：2004-12-07

Applicant: 국방과학연구소

Inventor： 이주형 ,  김수일 ,  류영재

IPC: H04B1/7136

Abstract: 본 발명은 시각정보 적응형 주파수 도약 시퀀스 생성기에 관한 것으로, 종래 하드 냅색 구조는 하나의 LFSR을 사용하기 때문에 장주기의 도약 시퀀스를 생성하기 위해서는 LFSR 및 PCR의 수를 증가시켜야 하므로 전체 시스템이 복잡해지고, 비화성을 위해 장주기의 도약 시퀀스를 생성할 경우 도약 패턴에 대한 동기 획득이 매우 어려워지는 문제점이 있다. 이러한 문제점을 감안한 본 발명은 주파수 도약 시퀀스 생성기에 있어서, 시퀀스 생성 파라미터 및 시각정보를 입력받아 m-시퀀스 또는 LFSR 상태값을 출력하는 LFSR블록(1)과, 시퀀스 생성 파라미터 및 시각정보를 입력받아 m-시퀀스를 생성하는 LFSR블록(2)~LFSR블록(K)과, 시퀀스 생성 파라미터를 입력받아 시퀀스를 출력하는 PCR(Pure Cyclic Register)(1)~PCR(N)과, 상기 LFSR블록(1)의 m-시퀀스 또는 LFSR 상태값과 LFSR블록(2)~LFSR블록(K)의 m-시퀀스 및 PCR(1)~PCR(N)의 시퀀스를 비트 단위로 곱하는 (N+K-1)개의 곱셈기와, 상기 각 곱셈기 출력값을 더하여 원하는 길이 P의 주파수 도약 시퀀스를 생성하는 BSA(Bit Serial Adder)로 구성되어 시스템 복잡도에 큰 영향을 주지 않고 효과적으로 적의 감청 및 도청에 대응할 수 있는 시퀀스 생성과 함께 빠른 동기 획득이 가능하다.