-
公开(公告)号：KR100652957B1
公开(公告)日：2006-12-01
申请号：KR1020050012981
申请日：2005-02-17
Applicant: 삼성전자주식회사
Inventor： 임훈
CPC classification number: H04L29/06027 , H04L12/2805 , H04L12/2812 , H04L12/282 , H04L65/4092 , H04L2012/2849
Abstract: 멀티미디어 컨텐츠의 이동방법 및 그 시스템이 개시된다. 본 발명에 따른 멀티미디어 컨텐츠 이동방법은, 미디어 데이터를 전송하는 미디어 서버, 미디어 데이터를 실행하는 적어도 하나의 멀티미디어 디바이스 및 멀티미디어 디바이스를 제어하는 적어도 하나의 컨트롤러를 포함하는 멀티미디어 시스템상의 컨텐츠 이동방법에 있어서, 컨트롤러를 이용하여 제1멀티미디어 디바이스에 복사명령을 전송하고, 제1멀티미디어 디바이스는 미디어 서버에 복사명령을 전송하는 단계, 미디어 서버는 제1멀티미디어 디바이스에 미디어 데이터의 실행중단명령을 전송하고, 현재 실행위치를 저장하는 단계, 컨트롤러는 제2멀티미디어 디바이스에 실행중단 이후부터의 실행을 지시하는 붙임명령을 전송하고, 제2멀티미디어 디바이스는 미디어 서버에 붙임명령을 전송하는 단계 및 미디어 서버는 미디어 데이터를 제2멀티미디어 디바이스에 전송하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 의할 때 사용자는 멀티미디어 디바이스의 사용중에 위치를 이동하는 경우에 있어서 간단한 컨트롤러의 조작만으로도 이용하던 멀티미디어 콘텐츠를 다른 멀티미디어 디바이스를 통해 계속하여 이용할 수 있게 된다.
멀티미디어, 미디어 서버, 미디어 데이터 변환, 복사, 붙임, 붙이기, 컨텐츠-
公开(公告)号：KR1020060092317A
公开(公告)日：2006-08-23
申请号：KR1020050012981
申请日：2005-02-17
Applicant: 삼성전자주식회사
Inventor： 임훈
CPC classification number: H04L29/06027 , H04L12/2805 , H04L12/2812 , H04L12/282 , H04L65/4092 , H04L2012/2849
Abstract: 멀티미디어 컨텐츠의 이동방법 및 그 시스템이 개시된다. 본 발명에 따른 멀티미디어 컨텐츠 이동방법은, 미디어 데이터를 전송하는 미디어 서버, 미디어 데이터를 실행하는 적어도 하나의 멀티미디어 디바이스 및 멀티미디어 디바이스를 제어하는 적어도 하나의 컨트롤러를 포함하는 멀티미디어 시스템상의 컨텐츠 이동방법에 있어서, 컨트롤러를 이용하여 제1멀티미디어 디바이스에 복사명령을 전송하고, 제1멀티미디어 디바이스는 미디어 서버에 복사명령을 전송하는 단계, 미디어 서버는 제1멀티미디어 디바이스에 미디어 데이터의 실행중단명령을 전송하고, 현재 실행위치를 저장하는 단계, 컨트롤러는 제2멀티미디어 디바이스에 실행중단 이후부터의 실행을 지시하는 붙임명령을 전송하고, 제2멀티미디어 디바이스는 미디어 서버에 붙임명령을 전송하는 단계 및 미디어 서버는 미디어 데이터를 제2멀티미디어 디바이스에 전송하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 의할 때 사용자는 멀티미디어 디바이스의 사용중에 위치를 이동하는 경우에 있어서 간단한 컨트롤러의 조작만으로도 이용하던 멀티미디어 콘텐츠를 다른 멀티미디어 디바이스를 통해 계속하여 이용할 수 있게 된다.
멀티미디어, 미디어 서버, 미디어 데이터 변환, 복사, 붙임, 붙이기, 컨텐츠-
公开(公告)号：KR1020060054896A
公开(公告)日：2006-05-23
申请号：KR1020040093742
申请日：2004-11-16
Applicant: 삼성전자주식회사
IPC: H01L27/11
CPC classification number: H01L27/0688 , H01L21/8221
Abstract: 단결정 박막 트랜지스터를 구비한 반도체 집적회로 소자들 및 그 제조방법들이 제공된다. 상기 반도체 집적회로 소자들은 반도체 기판 상에 형성된 층간절연막 및 상기 층간절연막을 관통하는 단결정 반도체 플러그를 구비한다. 상기 층간 절연막 상에 단결정 반도체 바디 패턴이 제공된다. 상기 단결정 반도체 바디 패턴은 상기 단결정 반도체 플러그와 접촉하고 엘리베이티드 영역을 갖는다. 상기 엘리베이티드 영역을 갖는 상기 단결정 반도체 바디 패턴을 형성하는 방법은 상기 층간절연막 상에 상기 단결정 반도체 플러그를 덮는 희생막 패턴을 형성하는 것을 구비한다. 이어서, 상기 희생막 패턴 및 상기 층간절연막을 덮는 캐핑막을 형성하고, 상기 캐핑막을 패터닝하여 상기 희생막 패턴의 일부를 노출시키는 개구부를 형성한다. 계속해서, 상기 희생막 패턴을 선택적으로 제거하여 상기 캐핑막 내에 공동부(cavity)를 형성하고, 상기 공동부 및 상기 개구부를 채우도록 평탄화된 단결정 반도체 바디 패턴을 형성한다.
단결정 반도체 콘택플러그, 단결정 반도체 바디 패턴, 희생막, 캐핑막, 엘리베이티드 영역, 리세스 영역-
公开(公告)号：KR100553682B1
公开(公告)日：2006-02-24
申请号：KR1020030014387
申请日：2003-03-07
Applicant: 삼성전자주식회사
IPC: H01L29/78
CPC classification number: H01L23/522 , H01L21/76895 , H01L21/823842 , H01L21/823871 , H01L2924/0002 , Y10S257/90 , H01L2924/00
Abstract: 게이트 전극을 갖는 반도체 소자 및 그 형성방법을 제공한다. 이 소자는 반도체기판 및 반도체기판 상에 배치된 게이트 라인을 구비한다. 게이트 라인은 반도체기판 상에 적층된 게이트 절연 패턴 및 게이트 전극으로 구성된다. 게이트 라인 측벽에 스페이서가 배치된다. 게이트 라인 상에 도전성 라인 패턴이 배치된다. 도전성 라인 패턴은 게이트 라인과 평행하며, 게이트 전극과 전기적으로 접속한다.
-
公开(公告)号：KR1020050031159A
公开(公告)日：2005-04-06
申请号：KR1020030067362
申请日：2003-09-29
Applicant: 삼성전자주식회사
IPC: H01L21/336
CPC classification number: H01L29/78
Abstract: A recess channel transistor and a fabricating method thereof are provided to enlarge a width and a length by forming a groove on a substrate under a gate pattern and forming a channel along a surface of the groove. An isolation layer(12) is formed on a substrate(10) to define an active region. A gate pattern crosses an upper surface of the active region. A gate insulating layer(22) is inserted between the gate pattern and the active region. A source region and a drain region are formed within the active region adjacent to both sides of the gate pattern. A channel region(28) is defined on the active region between the source region and the drain region. A groove(20) is positioned on the active region under the gate pattern. The groove has a boundary apart from the isolation layer and a boundary apart from a sidewall extension of the gate pattern.
Abstract translation: 提供了一种凹槽通道晶体管及其制造方法，通过在栅极图案下的基板上形成沟槽并沿着沟槽的表面形成沟道来扩大宽度和长度。 隔离层（12）形成在衬底（10）上以限定有源区。 栅极图案与有源区域的上表面交叉。 栅极绝缘层（22）插入在栅极图案和有源区域之间。 源极区域和漏极区域形成在与栅极图案的两侧相邻的有源区域内。 在源极区域和漏极区域之间的有源区域上限定沟道区域（28）。 凹槽（20）位于栅极图案下的有源区域上。 凹槽具有与隔离层隔开的边界和与栅极图案的侧壁延伸分界的边界。
-
Patent Agency Ranking
公开(公告)号：KR1020020015165A
公开(公告)日：2002-02-27
申请号：KR1020000048336
申请日：2000-08-21
Applicant: 삼성전자주식회사
IPC: H01L21/8232
Abstract: PURPOSE: A method for forming a semiconductor device using a salicide process is provided to selectively form a silicide layer only on a gate electrode layer, by performing the salicide process after only the upper surface of a gate pattern is exposed. CONSTITUTION: The gate pattern(105) composed of a gate oxide layer(102) and the gate electrode layer(103) is formed on a semiconductor substrate(100). Impurity ions are implanted into both sides of the gate pattern to form a source/drain region(112). An insulation layer is formed on the entire surface of the semiconductor substrate having the source/drain region. The insulation layer is etched to expose the gate electrode layer. A metal layer is formed on the insulation layer including the exposed gate electrode layer. A heat treatment is performed regarding the resultant structure having the metal layer to form a metal silicide layer(122) on the exposed gate electrode layer.
Abstract translation: 目的：提供一种使用自对准硅化物工艺形成半导体器件的方法，仅在栅极图案的上表面露出之后，通过执行自对准硅化处理，在栅电极层上选择性地形成硅化物层。 构成：在半导体衬底（100）上形成由栅氧化层（102）和栅电极层（103）组成的栅极图案（105）。 将杂质离子注入到栅极图案的两侧以形成源极/漏极区域（112）。 在具有源极/漏极区域的半导体衬底的整个表面上形成绝缘层。 蚀刻绝缘层以露出栅极电极层。 在包括暴露的栅极电极层的绝缘层上形成金属层。 对所得到的具有金属层的结构进行热处理，以在暴露的栅极电极层上形成金属硅化物层（122）。
-
公开(公告)号：KR1020010068596A
公开(公告)日：2001-07-23
申请号：KR1020000000593
申请日：2000-01-07
Applicant: 삼성전자주식회사
IPC: G11C7/12
CPC classification number: G11C7/12
Abstract: PURPOSE: A develop margin improving apparatus of bit line pairs in a semiconductor memory are provided to obtain the develop margin of the bit line pairs of the semiconductor memory in order to improve the device. CONSTITUTION: The develop margin improving apparatus includes a cell(100), a pre-charge circuit(200) and a read/write path(300). The cell includes a data latch which stores data and a pass member which delivers data on both terminals of the data latch. The pre-charge circuit includes a register(400) which is coupled with a source voltage and is coupled with a write operation control signal to perform pre-charge operation based on the write control signal and pre-charges the bit line pair with a predetermined voltage level which is lowered from the source voltage level by the drop voltage between the two terminals of the register. The read/write path is coupled with each bit lines of the bit line pair and separates the read and write data paths based on the control of the read operation control signal and the write operation control signal and shifts one bit line which stores high data on the data latch on the read data path from the pre-charged predetermined voltage level to the source voltage level during read operation.
Abstract translation: 目的：提供半导体存储器中的位线对的显影边缘改善装置，以获得半导体存储器的位线对的显影余量，以便改进该器件。 构成：显影余量改善装置包括单元（100），预充电电路（200）和读/写通路（300）。 小区包括存储数据的数据锁存器和在数据锁存器的两个端子上传送数据的通过构件。 预充电电路包括与源电压耦合的寄存器（400），并与写操作控制信号耦合，以基于写控制信号执行预充电操作，并以预定的方式对位线对进行预充电 电压电平从源极电压电平降低到寄存器的两个端子之间的下降电压。 读/写路径与位线对的每个位线耦合，并且基于读操作控制信号和写操作控制信号的控制分离读和写数据路径，并将存储高数据的一个位线移位 读取数据路径上的数据锁存从预充电的预定电压电平到读取操作期间的源电压电平。
-
公开(公告)号：KR102214490B1
公开(公告)日：2021-02-09
申请号：KR1020200068422
申请日：2020-06-05
Applicant: 삼성전자주식회사
Abstract: 본발명의실시예들은호스트가지원하지않는연결성을갖는타켓디바이스에대해서비스지원을위한호스트및 클라이언트의타겟디바이스에대한제어방법및 장치를제공한다. 본발명의일 실시예에따르면, 호스트의타겟디바이스에대한제어방법에있어서, 적어도하나의타겟디바이스와동일한연결성을갖는제1 클라이언트로부터상기타겟디바이스에대한타겟정보를수신및 관리하는과정; 및제2 클라이언트로부터상기타겟디바이스에대한서비스요청신호를수신하면, 상기타겟정보를사용하여상기타겟디바이스를제어하기위한서비스제어신호를상기타겟디바이스로전송하는과정을포함한다.
-
-
公开(公告)号：KR101932716B1
公开(公告)日：2018-12-27
申请号：KR1020110143930
申请日：2011-12-27
Applicant: 삼성전자주식회사
Abstract: 전화 번호 추천 시스템 및 방법이 제공된다. 전화 번호 추천 리스트를 생성하는 사용자 단말은, 사용자 단말을 통하여 통화가 수행된 시간에 대한 정보를 획득하는 시간 정보 획득부; 상기 통화가 수행된 위치에 대한 정보를 획득하는 위치 정보 획득부; 상기 획득된 시간 정보 및 상기 획득된 위치 정보에 기초하여, 상기 사용자 단말의 통화 이력을 생성하는 통화 이력 생성부; 상기 생성된 통화 이력, 상기 사용자 단말의 현재 위치 및 현재 시간에 기초하여 전화 번호 추천 리스트를 생성하는 전화 번호 추천부; 및 상기 생성된 전화 번호 추천 리스트를 디스플레이하는 디스플레이부;를 포함한다.
-
-
-
-
-
-
-
-
-
Search Results
141
records
(took 0.021 seconds)
