윈도우 크기를 조절하기 위한 방법 및 그 전자 장치
    21.
    发明公开
    윈도우 크기를 조절하기 위한 방법 및 그 전자 장치 审中-实审
    用于控制窗口大小的方法及其电子设备

    公开(公告)号:KR1020130119129A

    公开(公告)日:2013-10-31

    申请号:KR1020120042055

    申请日:2012-04-23

    Abstract: PURPOSE: A method for controlling window size and an electronic device thereof are provided to control the window size in the electronic device supporting multi-window. CONSTITUTION: An electronic device senses first touch about window (301). The electronic device senses second touch about the window (303). If the second touch point is changed under the state that the first touch is maintained (305), the electronic device controls the size of the window by considering the change information of the second touch point (307). The window shows user interface screen about an application program. [Reference numerals] (301) Sense first touch about window?; (303) Sense second touch about the window?; (305) Detect the change of the second touch point?; (307) Control the size of the first window by considering the change information of the second touch point; (AA) Start; (BB,DD,FF) No; (CC,EE,GG) Yes; (HH) End

    Abstract translation: 目的:提供一种用于控制窗口尺寸的方法及其电子装置,以控制支持多窗口的电子设备中的窗口尺寸。 构成:电子设备感测关于窗口(301)的第一触摸。 电子设备感测关于窗口的第二触摸(303)。 如果在保持第一触摸的状态下改变第二触摸点(305),则电子设备通过考虑第二触摸点(307)的改变信息来控制窗口的大小。 该窗口显示有关应用程序的用户界面屏幕。 (附图标记)(301)关于窗口的感觉第一触摸? (303)感觉第二次触摸窗户? (305)检测第二接触点α的变化; (307)通过考虑第二接触点的变化信息来控制第一窗口的大小; (AA)开始; (BB,DD,FF)否; (CC,EE,GG)是; (HH)结束

    순환형 디코딩부를 병렬 연결하여 사용하는 아날로그비터비 디코더
    22.
    发明授权
    순환형 디코딩부를 병렬 연결하여 사용하는 아날로그비터비 디코더 有权
    使用并行连接的循环型解码单元的模拟维特比解码器

    公开(公告)号:KR100689039B1

    公开(公告)日:2007-03-09

    申请号:KR1020050009216

    申请日:2005-02-01

    CPC classification number: H03M13/6343 H03M13/41 H03M13/6597

    Abstract: 아날로그 신호를 디코딩하는 아날로그 비터비 디코더가 개시된다. 본 아날로그 비터비 디코더는, 트렐리스 다이어그램 상의 각 노드에 대응되도록 세로로 배열된 복수 개의 셀로 구성된 처리단을 복수 개 구비하며, 복수 개의 처리단 중 최종단이 최초단과 연결되는 순환형 연결구조를 가지는 아날로그신호처리셀을 이용하여 아날로그 입력 데이터를 디코딩하는 복수 개의 디코딩부, 복수 개의 처리단을 순차적으로 지정하는 작업을 복수 개의 디코딩부 각각에 대하여 병렬적으로 수행하는 제어부, 복수 개의 디코딩부 각각에 포함된 처리단에 병렬적으로 연결된 복수 개의 콘덴서를 포함하는 아날로그데이터저장부, 및, 복수 개의 아날로그데이터저장부 중 특정 콘덴서에 아날로그 입력 데이터를 저장하는 제1스위치부를 포함한다. 이에 따라, 디코딩 속도를 현저하게 향상시킬 수 있다.
    비터비 디코더, 트렐리스 다이어그램, 병렬, 아날로그 데이터

    아날로그 비터비 디코더
    23.
    发明公开
    아날로그 비터비 디코더 失效
    模拟VITERBI解码器

    公开(公告)号:KR1020070023869A

    公开(公告)日:2007-03-02

    申请号:KR1020050078165

    申请日:2005-08-25

    CPC classification number: H03M13/413 H03M13/6597

    Abstract: An analog Viterbi decoder is provided to increase data decoding speed without limit of a sampling speed of a sample and hold circuit. In an analog Viterbi decoder, a decoding unit(10) includes a plurality of processing units consisting of a plurality of cells arranged vertically to correspond to each node of a Trellis diagram, and decodes analog input data by using an analog signal processing cell having a circulation type connection structure that the last unit among the plurality of processing units is connected with the initial unit. An analog data storage unit(20) includes a plurality of condensers connected to the plurality of processing units included in the decoding unit(10) in parallel. An analog signal input unit includes a plurality of sample and hold units(50) in parallel, sampling analog data inputted from the outside and outputting the data, and sequentially alternates each analog data sampled by the plurality of sample and hold units(50) respectively and outputs the data. A first switch unit(30) stores the analog data generated from the analog signal input unit on a predetermined condenser among the analog data storage unit(20). A control unit(40) appoints the plurality of processing units of the decoding unit(10) sequentially according to a first clock signal inputted from the outside and stores the analog data generated from the analog signal input unit on the specific condenser of the analog data storage unit(20) sequentially by controlling the first switch unit(30).

    Abstract translation: 提供模拟维特比解码器以提高数据解码速度,而不限制采样和保持电路的采样速度。 在模拟维特比解码器中,解码单元(10)包括多个处理单元,所述多个处理单元由垂直排列以对应于格子图的每个节点的多个单元组成,并且通过使用模拟信号处理单元来解码模拟输入数据,所述模拟信号处理单元具有 多个处理单元中的最后一个单元与初始单元连接的循环型连接结构。 模拟数据存储单元(20)包括并联连接到包括在解码单元(10)中的多个处理单元的多个电容器。 模拟信号输入单元并行地包括多个采样和保持单元(50),从外部采样模拟数据并输出数据,并且顺序地交替地分别由多个采样和保持单元(50)采样的每个模拟数据 并输出数据。 第一开关单元(30)将从模拟信号输入单元产生的模拟数据存储在模拟数据存储单元(20)中的预定的电容器上。 控制单元(40)根据从外部输入的第一时钟信号依次指定解码单元(10)的多个处理单元,并将从模拟信号输入单元生成的模拟数据存储在模拟数据的特定电容器上 存储单元(20)依次控制第一开关单元(30)。

    디지털 TV의 화면 전환을 제어하는 사용자 인터페이스를제공하는 방법 및 그 장치
    24.
    发明授权
    디지털 TV의 화면 전환을 제어하는 사용자 인터페이스를제공하는 방법 및 그 장치 失效
    提供用于控制数字电视屏幕转换的用户界面的方法和装置

    公开(公告)号:KR100654444B1

    公开(公告)日:2006-12-06

    申请号:KR1020040077208

    申请日:2004-09-24

    Abstract: 본 발명은 디지털 TV의 화면 전환을 제어하는 사용자 인터페이스를 제공하는 방법 및 그 장치에 관한 것으로서, 더욱 상세하게는 디지털 TV에서 화면를 빠르고 편리하게 전환시키는 디지털 TV의 화면 전환을 제어하는 사용자 인터페이스를 제공하는 방법 및 그 장치에 관한 것이다.
    본 발명의 일 실시예에 따른 디지털 TV의 화면 전환을 제어하는 사용자 인터페이스는 사용자의 메뉴 선택에 따라 순차적으로 셀렉터를 이동시키는 순차 메뉴 이동면과, 및 상기 메뉴가 디스플레이된 화면을 전환시키는 화면 전환 수행면을 포함하며, 상기 화면 전환 수행면의 소정 위치에 상기 셀렉터가 고정됨에 따라 화면 전환이 수행된다.
    디지털 TV, 사용자 인터페이스(UI), 페이지 화면 전환

    이동통신 시스템의 네트워크 엘리먼트 증감설 장치 및 그방법
    27.
    发明公开
    이동통신 시스템의 네트워크 엘리먼트 증감설 장치 및 그방법 无效
    移动通信系统中增加和减少网络元素的装置和方法

    公开(公告)号:KR1020060093461A

    公开(公告)日:2006-08-25

    申请号:KR1020050014230

    申请日:2005-02-21

    Inventor: 김현정

    Abstract: 본 발명은 이동통신 시스템의 네트워크 엘리먼트 증감설에 관한 것으로, 실제 네트워크 엘리먼트 없이 시뮬레이션을 통하여 네트워크 엘리먼트에 대한 증설 및 감설에 대한 개발 및 검증을 수행함으로써, 네트워크 엘리먼트에 대한 증설 및 감설의 수행시간을 단축하고, 네트워크 엘리먼트에 대한 증설 및 감설이 잘못 수행된 경우에 네트워크 엘리먼트를 증설 및 감설 전의 상태로 되돌리기 힘든 문제점을 해결한 이동통신 시스템의 네트워크 엘리먼트 증감설 장치 및 그 방법을 제안한다.
    이동통신 시스템, 네트워크 엘리먼트, 증감설, 시뮬레이션(simulation)

    순환형 디코딩부를 병렬 연결하여 사용하는 아날로그비터비 디코더
    28.
    发明公开
    순환형 디코딩부를 병렬 연결하여 사용하는 아날로그비터비 디코더 有权
    使用并行连接的循环型解码单元的模拟VITERBI解码器

    公开(公告)号:KR1020060088350A

    公开(公告)日:2006-08-04

    申请号:KR1020050009216

    申请日:2005-02-01

    CPC classification number: H03M13/6343 H03M13/41 H03M13/6597

    Abstract: 아날로그 신호를 디코딩하는 아날로그 비터비 디코더가 개시된다. 본 아날로그 비터비 디코더는, 트렐리스 다이어그램 상의 각 노드에 대응되도록 세로로 배열된 복수개의 셀로 구성된 처리단을 복수개 구비하며, 복수개의 처리단 중 최종단이 최초단과 연결되는 순환형 연결구조를 가지는 아날로그신호처리셀을 이용하여 아날로그 입력 데이터를 디코딩하는 복수개의 디코딩부, 복수개의 처리단을 순차적으로 지정하는 작업을 복수개의 디코딩부 각각에 대하여 병렬적으로 수행하는 제어부, 복수개의 디코딩부 각각에 포함된 처리단에 병렬적으로 연결된 복수개의 콘덴서를 포함하는 아날로그데이터저장부, 및, 복수개의 아날로그데이터저장부 중 특정 콘덴서에 아날로그 입력 데이터를 저장하는 제1스위치부를 포함한다. 이에 따라, 디코딩 속도를 현저하게 향상시킬 수 있다.
    비터비 디코더, 트렐리스 다이어그램, 병렬, 아날로그 데이터

    셀렉터의 이동 규칙이 정의된 그래픽 사용자 인터페이스를제공하는 장치 및 방법
    29.
    发明授权
    셀렉터의 이동 규칙이 정의된 그래픽 사용자 인터페이스를제공하는 장치 및 방법 失效
    用于提供图形用户界面的设备和方法,其中定义了选择器的移动

    公开(公告)号:KR100608600B1

    公开(公告)日:2006-08-03

    申请号:KR1020040077209

    申请日:2004-09-24

    Abstract: 본 발명은 셀렉터의 이동 규칙이 정의된 그래픽 사용자 인터페이스를 제공하는 장치 및 방법에 관한 것으로서, 디지털 TV의 화면에 표시되는 다양한 오브젝트를 효과적으로 선택하기 위하여 Z형의 셀렉터의 이동 규칙에 의하여 셀렉터를 이동시키는 셀렉터의 이동 규칙이 정의된 그래픽 사용자 인터페이스를 제공하는 장치 및 방법에 관한 것이다.
    본 발명의 실시예에 따른 셀렉터의 이동 규칙이 정의된 그래픽 사용자 인터페이스를 제공하는 장치는 그래픽 사용자 인터페이스 상에 있는 오브젝트에 포커싱하기 위한 셀렉터의 이동 명령을 수신하는 명령 수신부와, 상기 수신된 셀렉터의 이동 명령 및 오브젝트 그룹의 배치에 따라 상기 셀렉터가 포커싱 할 오브젝트를 결정하는 판단부 및 상기 셀렉터에 의하여 포커싱 된 오브젝트를 상기 그래픽 사용자 인터페이스를 이용하여 출력하는 디스플레이부를 포함한다.
    셀렉터, 오브젝트

    저밀도 패리티 체크 행렬 생성 방법 및 장치
    30.
    发明公开
    저밀도 패리티 체크 행렬 생성 방법 및 장치 无效
    用于产生低密度奇偶校验METRIX的装置和方法

    公开(公告)号:KR1020060032807A

    公开(公告)日:2006-04-18

    申请号:KR1020040081779

    申请日:2004-10-13

    Inventor: 김현정 이윤우

    CPC classification number: H03M13/118

    Abstract: 패리티 체크 행렬 생성 방법 및 장치가 개시된다. 본 발명은, 저밀도 패리티 체크 행렬 생성 방법에 있어서, a)단위 행렬의 모든 구성 요소를 오른쪽으로 p번 쉬프트시킴으로써 p번째 양-쉬프트 블록을 생성하는 단계; b)단위 행렬의 모든 구성 요소를 왼쪽으로 p번 쉬프트시킴으로써 p번째 음-쉬프트 블록을 생성하는 단계; c)p번째 양-쉬프트 블록 및 p번째 음-쉬프트 블록을 상하방향으로 대칭적으로 배열하는 단계를 포함한다. 본 발명에 의하면, 사이클 4 현상을 방지하면서 좀더 간단히 패리티 체크 행렬을 생성하는 방법이 제공된다.

Patent Agency Ranking