公开(公告)号：KR100121259B1

公开(公告)日：1997-08-26

申请号：KR1019920018717

申请日：1992-10-12

Applicant: 엘지정보통신주식회사

Inventor： 김우섭

IPC: G06F11/22

公开(公告)号：KR2019950002391U

公开(公告)日：1995-01-04

申请号：KR2019930010982

申请日：1993-06-21

Applicant: 엘지정보통신주식회사

Inventor： 김우섭

IPC: H04L1/20

公开(公告)号：KR200176902Y1

公开(公告)日：2000-04-15

申请号：KR2019990023481

申请日：1999-10-29

Applicant: 엘지정보통신주식회사

Inventor： 김우섭

IPC: H04B10/03 ,  H04B10/032

CPC classification number: H04B10/032

Abstract: 본 고안은 광전송 시스템의 자동 보호절체 장치를 제공하기 위한 것으로, 이러한 본 고안은 주 및 예비 광유니트 보호절체부(13)(23)를 각각, 베이스단으로 광신호의 입력상태신호(LOS)와 접속하고, 컬렉터단으로 주 및 예비의 동작상태신호(MONT)와 접속하며, 이미터단으로 제2 트랜지스터와 접속하는 제1 트랜지스터(Q1)와; 베이스단으로 프로세서 보드의 고장상태신호(MCUFLT)와 접속하고, 컬렉터단으로 상기 제1 트랜지스터(Q1)와 접속하며, 이미터단으로 접지와 접속된 제2 트랜지스터(Q2)와; 상기 제1 트랜지스터(Q1)의 컬렉터단에서 출력되는 신호를 위상반전시켜 보호 절체신호를 출력하는 인버터(INV)로 구성함으로써, 광신호 손실시 프로세서 없이 자동으로 보호절체를 수행할 수 있게 되는 것이다.

公开(公告)号：KR100186058B1

公开(公告)日：1999-04-15

申请号：KR1019940019499

申请日：1994-08-08

Applicant: 엘지정보통신주식회사

Inventor： 김우섭

IPC: H03K5/00

Abstract: 본 발명은 클럭 발생회로에 관한 것으로, 특히 동기식 전송장치에 적합한 동기식 클럭 발생회로에 관한 것이다.
이러한 본 발명은 동기화에 필요한 동기신호를 발생하는 동기신호 발생수단과, 상기 동기신호 발생수단에서 발생된 동기신호에 따라 동기식 전송장치의 시스템 클럭을 발생하는 클럭 발생수단으로 이루어진다.

公开(公告)号：KR100150652B1

公开(公告)日：1998-10-15

申请号：KR1019930031387

申请日：1993-12-30

Applicant: 엘지정보통신주식회사

Inventor： 김우섭

IPC: G06F11/10

Abstract: 본 발명은 디지탈 전송장치의 버퍼에러 검출장치에 관한 것으로서, 이는 디지탈 전송장치에서의 전송 데이타에 에러가 발생할 경우 패리티 계산을 실시하여 버퍼의 고장을 자체 진단하고 시스템의 신뢰성을 향상시키도록 한 것이다.
이와 같은 본 발명은 외부의 입력 기록클럭과 판독클럭을 설정값까지 계수하여 기록 어드레스신호, 판독 어드레스신호 및 기록/판독 인에이블신호를 생성하는 카운터수단과, 상기 카운터수단에서 얻어진 기록/판독 어드레스신호에 의해 외부의 입력 기록 데이타를 해당 번지내에 저장하고 그 해당 번지내의 데이타를 출력하는 버퍼수단과, 상기 카운터수단에서 입력된 기록/판독 인에이블신호 및 기록/판독 클럭에 따라 외부의 기록 데이타 및 버퍼수단으로 부터 버퍼링된 판독 데이타에 대해 패리티를 계산하여 에러를 검출하는 에러계산수단으로 이루어짐으로써 달성된다.

公开(公告)号：KR200120029Y1

公开(公告)日：1998-07-01

申请号：KR2019920028330

申请日：1992-12-31

Applicant: 엘지정보통신주식회사

Inventor： 김우섭

IPC: H04L1/00

Abstract: 본 고안의 목적은 동기식 다중 전송 시스템에서 전송되는 데이터의 패이로드 신호를 지정하는 J1시간펄스의 에러를 감지하도록 하는 오신호 감지회로에 관한 것으로, 이와 같은 본 고안의 목적은 인가받은 신호에 의해 입력되는 데이터를 카운팅한 후 출력하는 카운터와, 카운터로부터 출력된 신호 및 J1시간펄스신호를 논리한 후 출력하는 논리부와, 논리부로부터 출력된 데이터를 지연시켜 출력하는 디플립플롭과, 논리부에서 오아링된 신호에 의해 패이로드(Payload)를 발생시켜 데이터를 출력하는 패이로드 용량 발생회로를 구성함으로써 달성되는 것이다.

公开(公告)号：KR1019970004258B1

公开(公告)日：1997-03-26

申请号：KR1019920018717

申请日：1992-10-12

Applicant: 엘지정보통신주식회사

Inventor： 김우섭

IPC: G06F11/22

Abstract: Disclosed is an apparatus to monitor performance of a system. The apparatus comprises the first and second input data converter, the first parity/CRC(Cylic Redundancy Check) calculator, a digital data processor, the second parity/CRC calculator, a parity/CRC detector and a comparator. The first and second input data converter convert input data into the data to be processed by the system. The first parity/CRC calculator calculates parity or CRC bit by the data from the second input data converter. The digital data processor processes the data from the first parity/CRC calculator and from the first input data converter. The second parity/CRC calculator calculates parity or CRC bit according to data from the digital data processor. The parity/CRC detector detects the parity or CRC bit from the digital data processor. The comparator campares parity or CRC bit from the parity/CRC detector with that from the second parity/CRC calculator, and generates an error signal. Thereby, the trouble state is perfectly detected according to the duplicating test.

Abstract translation: 公开了一种用于监视系统性能的装置。 该装置包括第一和第二输入数据转换器，第一奇偶校验/ CRC（Cylic Redundancy Check）计算器，数字数据处理器，第二奇偶校验/ CRC计算器，奇偶校验/ CRC检测器和比较器。 第一和第二输入数据转换器将输入数据转换成系统要处理的数据。 第一奇偶校验/ CRC计算器通过来自第二输入数据转换器的数据来计算奇偶校验或CRC比特。 数字数据处理器处理来自第一奇偶校验/ CRC计算器和第一输入数据转换器的数据。 第二奇偶校验/ CRC计算器根据来自数字数据处理器的数据来计算奇偶校验或CRC比特。 奇偶校验/ CRC检测器从数字数据处理器检测奇偶校验或CRC位。 比较器从奇偶校验/ CRC检测器与来自第二奇偶校验/ CRC计算器的奇偶校验或CRC比较器进行奇偶校验或CRC比较，并产生误差信号。 因此，根据复制测试完全检测故障状态。

公开(公告)号：KR2019940002165U

公开(公告)日：1994-01-03

申请号：KR2019920011250

申请日：1992-06-23

Applicant: 엘지정보통신주식회사

Inventor： 김우섭

IPC: H04L1/00