-
公开(公告)号：KR100179503B1
公开(公告)日：1999-05-15
申请号：KR1019950055907
申请日：1995-12-23
IPC: H04J4/00
Abstract: 본 발명은 비동기 고정길이 패킷 다중화 장치에 관한 것으로, 다중화 장치의 각 입력버퍼에 버스트성이 높은 트래픽이 몰리는 현상이 발생해도 과도한 셀 손실 없이 처리할 수 있으며, 또한 속도 이득 효과에 따라 소요 버퍼의 축소를 축소가 가능하여 전체 하드웨어를 축소시킬 수 있는 효과가 있다.
-
公开(公告)号：KR100175577B1
公开(公告)日：1999-04-01
申请号：KR1019960043441
申请日：1996-10-01
IPC: H04L12/56
Abstract: 본 발명은 ATM 전송로에서 제공될 VOD(Video On Demand), 멀티미디어 등의 서비스와 관련하여 전송로 상으로 디지털 이미지 데이타를 실시간으로 처리하여 송수신하기 위해 압축하는 방법에 관한 것이다. 이미지 데이타는 그 크기가 일반적으로 크기 때문에 반드시 압축하여 전송하여야 하고, 특히 압축하는 과정에서 이미지 정보를 실시간으로 처리할 수 있도록 효율적인 부호와화 복호화 방법이 필수적이다. 상기의 기능을 만족시키기 위해 본 발명에서는 이미지 정보를 크기가 서로 다른 작은 블럭으로 나누어 가장자리(edge part)와 중간 부분(normal part)을 분리하여 적응처리(Adaptive Processing)하고 가장자리를 몇 개의 패턴중의 하나에 대응시키는 방법을 취한 것이다.
-
23.发明授权
公开(公告)号：KR100169902B1
公开(公告)日：1999-02-01
申请号：KR1019960032187
申请日：1996-08-01
IPC: H04L12/26 , H04L12/933
Abstract: 본 발명은 EWUMCS(ETRI Washington University Multi-Channel Switch)의 칩 시험(chip test)을 위한 회로에 관한 것으로서, 별도의 보조 기억장치 없이 출력된 데이터 비트와 제9비트를 실시간으로 수신하여 칩기능의 정상여부를 판단할 수 있게 하는 데에 그 목적이 있다.
본 발명은 초기화 신호 발생수단은 EWUMCS에 초기화 신호를 공급하고, SOC 발생수단은 EWUMCS에 일정 클럭주기로 FABSOC 신호를 공급하며, 신호 공급수단은 SOC 발생수단으로부터 제어신호를 입력받아 EWUMCS에 데이터 16비트와 제9의 16비트를 공급하며 EWUMCS로부터 데이터 비트와 제9비트를 입력받고, 데이터 비트 검색수단과 제9비트 검색수단은 EWUMCS로부터 각각 데이터 16비트 출력정보와 제9의 16비트 출력정보를 입력받아 비교하여 정상적인 동작여부를 판단한다.-
公开(公告)号：KR1019980028624A
公开(公告)日：1998-07-15
申请号：KR1019960047752
申请日：1996-10-23
IPC: H04L12/865 , H04L12/801 , H04L12/937 , H04L12/70
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
비동기전달모드 스위치에서의 다중화 장치.
2. 발명이 해결하려고 하는 기술적 과제
저장된 셀의 수 및 서비스 우선순위에 따라 다중화하고자 함.
3. 발명의 해결방법의 요지
다수개의 입력포트로부터 입력되는 셀을 수신하여 비트 주소가 일치하면 수신된 셀을 저장하고, 저장된 셀 수를 계수하여 외부의 프로세스 제어를 받아 저장된 셀 수가 임의의 임계치 이상이면 저장된 셀 수를 출력하고, 저장된 셀 수가 임계치 이하이면 추출한 서비스 우선순위 정보를 출력하는 다수개의 입력셀 처리수단과 상기 다수개의 입력셀 처리수단으로부터 저장된 셀 수 정보 또는 서비스 우선순위 정보에 따라 입력포트 식별자를 출력하는 우선순위 정렬수단과 우선순위에 따라 상기 입력셀 처리수단에 저장된 셀을 읽어 다중화하는 수단을 구비함.
4. 발명의 중요한 용도
ATM 단말기, 망종단장치등의 스위치에 이용됨.-
公开(公告)号：KR1019980025574A
公开(公告)日：1998-07-15
申请号：KR1019960043743
申请日：1996-10-02
IPC: H03K5/00
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
그레이 카운터를 이용한 주파수 차이 검출회로
2. 발명이 해결하려고 하는 기술적 과제
그레이 카운터를 이용하여 두 클럭의 주파수 차이를 인지하도록 함.
3. 발명의 해결방법의 요지
외부로부터 입력되는 기준클럭에 따라 일정한 주기로 1클럭의 폭을 갖는 구간신호를 발생하는 구간신호 발생부; 상기 구간신호에 따라 소정의 초기값에서 부터 기준클럭을 카운터하는 기준클럭 그레이 카운터; 상기 구간신호에 따라 상기 기준클럭 그레이 카운터와는 다른 소정의 초기값에서 부터 관찰클럭을 카운터하는 관찰클럭 그레이 카운터; 상기 기준클럭 그레이 카운터와 관찰클럭 그레이 카운터의 출력을 비교하여 값이 같은지를 비교하는 비교부; 및 상기 비교부의 출력에 의해 셋(set)되고 구간신호에 의해 리셋(reset)되는 SR 플립플롭을 구비함.
4. 발명의 중요한 용도
PLL의 잠금(lock) 상태를 감시하는데 이용됨.-
Patent Agency Ranking
公开(公告)号：KR100126850B1
公开(公告)日：1998-04-01
申请号：KR1019940034519
申请日：1994-12-15
IPC: H04L12/823 , H04L12/24
Abstract: A pause packet removing apparatus for a fixed length packet communication includes: input register(10) for receiving an external input clock signal(ICLK) and a packet data [ID(8:0) of 8-bit width and arranging it; a packet input controller(20) for determining if the output packet from the input register(10) is stored in FIFO memory(30) or not, and generating a control signal; a packet output controller(40) for generating a control signal to output a packet stored in the FIFO memory(30) according to a control of the packet input controller(40); and an output register(50) for arranging an output data of the FIFO memory(30) according to a control of the packet output controller(40). The pause packet removing apparatus prevents a system hindrance caused by an incomplete packet, and removes a pause packet although a packet longer than a fixed length is received or a short packet is received.
Abstract translation: 用于固定长度分组通信的暂停分组去除装置包括：用于接收外部输入时钟信号（ICLK）的输入寄存器（10）和8位宽度的分组数据[8（0））并将其排列; 分组输入控制器（20），用于确定来自输入寄存器（10）的输出分组是否存储在FIFO存储器（30）中，并产生控制信号; 分组输出控制器（40），用于根据分组输入控制器（40）的控制产生控制信号以输出存储在FIFO存储器（30）中的分组; 以及输出寄存器（50），用于根据分组输出控制器（40）的控制来布置FIFO存储器（30）的输出数据。 暂停分组去除装置防止由不完整分组引起的系统障碍，并且尽管接收到长于固定长度的分组或接收到短分组，但是去除暂停分组。
-
公开(公告)号：KR100126848B1
公开(公告)日：1998-04-01
申请号：KR1019940034756
申请日：1994-12-16
IPC: H04L12/56
CPC classification number: H04L12/5601 , H04J3/247 , H04L49/106 , H04L49/3081 , H04L2012/5672 , H04L2012/5681 , H04L2012/5684
Abstract: There is provided a switching device of fixed length packet using a multiplexor and a demultiplexor. The switching device has a output buffer typed structure and includes a plurality of input port driving units(IPDU:31), a plurality of switch input demultiplexor units(SIDU: 31), a plurality of switch output multiplexor units(SOMU: 33), a plurality of output port driving units(OPDU: 34), a plurality of switch module control unit(SMCU: 36), a switch change-over control unit(SCCU: 37), a processor interface control unit(PICU: 38), and a reset control unit(RSCU:39). The switching device protects itself from temporary overflow of output terminal to enhance the overall performance.
Abstract translation: 提供了一种使用多路复用器和解复用器的固定长度分组的交换设备。 开关装置具有输出缓冲器类型结构，包括多个输入端口驱动单元（IPDU：31），多个开关输入解复用器单元（SIDU：31），多个开关输出多路复用器单元（SOMU：33） 多个输出端口驱动单元（OPDU：34），多个开关模块控制单元（SMCU36），开关切换控制单元（SCCU：37），处理器接口控制单元（PICU：38） 和复位控制单元（RSCU：39）。 交换设备可以防止输出终端的暂时溢出，从而提高整体性能。
-
公开(公告)号：KR1019970056348A
公开(公告)日：1997-07-31
申请号：KR1019950052159
申请日：1995-12-19
IPC: H04L12/56
Abstract: 본 발명은 완전 결합형 에이티엠(ATM) 스위칭 장치에 관한 것으로서, 입력된 데이터로부터 SDH 전송 프레임을 추출하여 전송 프레임에 실려 있는 고정길이의 셀 데이터와 연결 식별자(VPI/VCI)와 그 셀에 대한 목적지 정보(라우팅 태그)를 출력하는 입력 포트 구동 수단(11)과; 출력 전용 버스를 통해 스위칭된 셀 데이터를 수신하여 라우팅 태그를 떼어내고 다시 해당 채널 식별자로 번역후 SDH 전송 프레임을 통해 인접 노드로 전송하는 출력 포트 구동 수단(12)을 구비한 다수개의 라인 정합 수단(10); 클럭 신호를 출력하는 시스템 클럭 분배 수단(30); 시스템 초기화 및 재시동의 절차를 제어하는 초기화 제어 수단(40); 망 유지보수용 관리 셀을 수신하여 스위치의 유지보수를 담당하는 스위치 유지보수 제어 수단(50); 호처리를 수행하는 스위치 호처리 제어 수단(60); 스위치 제어를 담당하는 스위치 모듈 제어 수단(70); 및 입력된 셀 데이터를 스위칭하여 출력하는 스위치 출력 다중화 수단(20)을 구비하여 입력수 N이 작은 경우, 버퍼의 축소 효과를 유지하면서 상대적으로 스위치 구성과 제어 방식을 단순하게 하여 장치의 안정성, 구현의 용이성을 가지며 버스트 트래픽에 대해 성능을 유지할 수 있고, 내부 블록킹이 없고, 출력의 셀 충돌로 인한 셀 손실율을 줄일 수 있는 효과가 있다.
-
-
公开(公告)号：KR1019970009045A
公开(公告)日：1997-02-24
申请号：KR1019950021670
申请日：1995-07-21
IPC: H04L12/433
Abstract: 본 발명은 출력 버퍼 형태의 ATM 스위치에서 출력 버퍼의 혼합상태에 따라 셀의 흐름을 제어하는 셀 흐름 제어 장치에 관한 것으로, 출력 버퍼형 ATM 스위치의 출력 버퍼 상태에 따라 발생하는 작은 수의 신호선으로 구성된 역방향 셀 흐름 제어 신호를 이용하여 공유 메모리에서 스위치 네트워크로의 셀 송출을 효과적으로 제어하는 출력 버퍼형 ATM 스위치에서의 셀 흐름 제어 장치를 제공하기 위하여, 셀을 입력받아 출력지 주소정보를 분리하는 주소 분리 수단(5); 셀을 저장하는 공유 메모리(6); 쓰기 주소 정보와 카운터 증가 트리거를 출력하는 쓰기 주소 제어 수단(10); 셀의 저장 정도를 나타내는 셀 유무 정보를 출력하는 셀 저장 카운팅 수단(14); 역방향 흐름 제어 신호를 입력받아 송출가능한 출력지 주소를 결정하는 중재수단(13); 읽기 주소 정보를 출력하는 읽기 주소 제어 수단(12); 셀의 저장 위치 정보를 저장하는 셀 단위 주소 메모리(11); 제어 신호에 따라 가용 주소지 정보를 출력하는 선입 선출 수단(9); 입력셀의 구성 바이트 수 만큼을 카운팅하는 쓰기 주소 카운팅 수단(7); 및 주소 정보를 시작점으로 하여 셀의 구성 바이트 수 만큼을 카운팅하는 읽기 주소 카운팅 수단(8)을 구비하여 셀 손실을 최소화 할 수 있는 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
117
records
(took 0.024 seconds)
