-
公开(公告)号：KR1019950010950B1
公开(公告)日：1995-09-26
申请号：KR1019930013963
申请日：1993-07-22
IPC: G06F13/38
Abstract: The device is applied to the processor communication of distributed control system, and reduces the delay time for bus communication. The device includes local higher/lower counters(11,12) which select the link address by round robbin method, a counter-part address register(14) which saves the address of received processor, a self address register(15) which saves the address of transmission processor, a comparator(13) which compares the value between a counter-part address and self address, and a local-counter stop signal generator(16) which reserves the transmission of data. The device further includes 1st AND logical means(18), 2nd AND logical means, 3rd AND logical means, OR logical means(20), and a buffer enable signal generator(17).
Abstract translation: 该设备应用于分布式控制系统的处理器通信，减少了总线通信的延迟时间。 该设备包括通过循环方法选择链路地址的本地较高/较低计数器（11,12），保存接收到的处理器的地址的对位部分地址寄存器（14），保存接收到的处理器的地址的自身地址寄存器（15） 发送处理器的地址，比较对方部分地址和自身地址之间的值的比较器（13）和保留数据传输的本地计数器停止信号发生器（16）。 该装置还包括第一AND逻辑装置（18），第二AND逻辑装置，第三和逻辑装置，或逻辑装置（20）和缓冲器使能信号发生器（17）。
-
公开(公告)号：KR1019950004009A
公开(公告)日：1995-02-17
申请号：KR1019930013963
申请日：1993-07-22
IPC: G06F13/38
Abstract: 버스로 연결된 다수의 프로세서가 상호 통신을 수행하기 위하여 버스상에서의 2지점간(point-to-point) 전송 링크(link)의 형성과 버스 중재(arbitration)를 위한 버스구조에서의 프로세서간 통신 장치 및 방법에 관한 것으로, 1) 링크 형성 가능한 구조를 갖는 모든 분산 제어 시스템의 프로세서간 통신에 사용할 수 있다. 2) 버스상에서 형성 가능한 링크중 필요한 링크만을 선택하여 통신할 수 있도록 구현할 수 있다. 3) 버스상에서 링크를 형성하여 통신을 수행하므로, 송수신 큐(queue)의 관리 및 프로토콜 구현이 간단하다. 4) 버스상에서 전이중 회선 구성에 의한 통신이 가능하여 성능이 향상된다. 5) 버스 중재시의 지연시간을 최소화 할 수 있다. 등의 효과가 있다.
-
公开(公告)号：KR100233850B1
公开(公告)日：1999-12-01
申请号：KR1019970011988
申请日：1997-04-01
Applicant: 한국전자통신연구원
IPC: H04L12/433
Abstract: 본 발명은 코드 분할 다중 접속(CDMA) 이동 통신망에서 무선 데이터 서비스의 하나인 비동기 통신 데이터 서비스 방법에 관한 것으로, 무선에서 기존의 유선 환경에서와 동일한 사용자 인터페이스 및 통신 소프트웨어를 사용할 수 있도록 하고, 사용자가 프로토콜에 관여하지 않도록 이동 단말기에 프로토콜 스택을 위치시킴으로써, 에러 율이 높은 무선 환경에서 유선과 동일한 품질의 무선 비동기 통신 데이터 서비스를 가능하게 한 코드 분할 다중 접속 이동 통신망에서의 비동기 통신 데이터 발신호 및 착신호 서비스 방법이 제시된다.
-
公开(公告)号：KR100218680B1
公开(公告)日：1999-09-01
申请号：KR1019960055904
申请日：1996-11-21
Applicant: 한국전자통신연구원
IPC: H04B7/005
Abstract: 본 발명은 통신시스템에서 자주 사용되는 길쌈부호와 인터리버의 부호화 지연 및 메모리 수를 감축하는 기술에 관한 것으로, 통신시스템의 채널상에서 발생하는 에러를 보정하기 위해 길쌈 부호화를 수행한 후 인터리빙을 수행 함으로써 버스트 에러에 대한 정정 능력을 향상시키는 기존의 길쌈부호화 방법에 비해 인터리버의 기능을 인터리브된 길쌈부호화를 수행 함으로써 소요되는 메모리 양과 전송지연을 개선할 수 있는 길쌈부호화 방법이 제시된다.
-
Patent Agency Ranking
公开(公告)号：KR100205063B1
公开(公告)日：1999-06-15
申请号：KR1019960064696
申请日：1996-12-12
Applicant: 한국전자통신연구원
IPC: H04Q1/30
Abstract: 본 발명은 가입자선 정합과 관련하여 교환기측에서 전화기 가입자로 보내주어야 하는 각종 가청 톤을 간단히 생성할 수 있는 PCM 톤 생성장치에 관한 것이다. 본 발명에 따른 PCM 톤 생성장치는, 사전에 설정된 PCM의 샘플링 주기와 카운터 값으로부터 개별 PCM 톤을 생성하기 위한, 제1PCM 톤 생성기(10a), 제2PCM 톤 생성기(10b)로부터 출력된 개별 PCM 톤데이터를 가산하여, 상기한 각종 가청 톤을 생성하기 위한 가산기(20)로 구성된 것을 특징으로 하며, 이때, 상기한 제1PCM 톤 생성기(10a) 및 제2PCM 톤 생성기(10b)는, 소정 갯수의 PCM의 샘플링 주기에 해당하는 펄스가 발생하도록 반주기 동안에는 업 카운트 상태를 유지하고, 나머지 반주기 동안에는 다운 카운트 상태를 유지하도록 하여, 주기 파형을 갖는 톤 데이터를 생성하기 위한 업/다운 카운터(12)와, 사전에 설정된 카운터 값에 따라 그것의 LSB에서 상기한 카운터 값의 절반에 해당하는 클럭을 발생하여, PCM의 샘플링 주기에 해당하는 펄스가 발생할 때마다 상기한 업/� ��운 카운터(12)에 클럭 신호를 제공하기 위한 클럭 카운터(11)와, 상기한 업/다운 카운터(12)가 반주기 동안에는 업 카운트 상태로, 나머지 반주기 동안에는 다운 카운터 상태로 동작하도록 제어하기 위한 상태 카운터(13)와, 소정 갯수의 PCM의 샘플링 주기에 해당하는 펄스를 반주기 동안 발생하기 위해 상기한 상태 카운터(13)가 카운트 할 때마다 업 상태와 다운 상태로 번갈아 변하도록 제어하기 위한 토글 제어부(14)로 구성된다.
-
公开(公告)号：KR100170491B1
公开(公告)日：1999-03-30
申请号：KR1019950024209
申请日：1995-08-05
Applicant: 한국전자통신연구원
IPC: G06F13/00
Abstract: 본 발명은 프로세서간 통신장치에 관한 것으로서, 종래기술에서 송신할 데이터가 있어도 사용 권한이 주어질 때까지 대기해야 했던 문제점을 해결하기 위해 소정 클럭에 따라 프로세서와 주변회로 및 프로세서간 송수신되는 데이터를 프로세서간 상호 통신에 해당한 데이터로 변환하는 다수개의 프로세서와, 프로세서로 부터 송신되는 데이터의 경로 및 송신순서를 제어하는 스위칭수단과, 스위칭수단으로 부터 입력되는 N개의 프로세서간 통신 메세지를 한개의 통신로를 통해 큐(Queue) 대기시간 없이 동시에 송수신하는 프로세서간 통신제어수단으로 구성된 다중 프로세서간 통신장치를 제공함으로써 다수개의 프로세서간 통신 성능을 향상시킬 수가 있는 것이다.
-
公开(公告)号：KR1019960018887A
公开(公告)日：1996-06-17
申请号：KR1019940032097
申请日：1994-11-30
Applicant: 한국전자통신연구원
IPC: G06F11/00
Abstract: 본 발명은 프로세서를 이용하여 다양한 형태를 갖는 주변장치의 제어를 주기능으로 하는 제어장치를 시험하기 위한 시험기에 관한 것이다.
본 발명은 제어장치 프로세서 소켓에 탑재되는 시험기(I)와 제어장치의 입출력 기능을 시험하기 위한 시험기(II)로 구성되며, 한 개의 공용 프로세서를 이용하여 제어장치의 시험기를 구성함에 따라 종래 각각의 전용 프로세서를 사용하는 방법보다 상당히 간단하게 하드웨어 및 소프트웨어를 구성할 수 있는 효과가 있다.-
-
公开(公告)号：KR1019960001094B1
公开(公告)日：1996-01-18
申请号：KR1019930025727
申请日：1993-11-29
IPC: G06F3/02
Abstract: a secession signal generator for generating a voltage in a watch point; a multiplexer for selecting voltages generated in the secession signal generator; a secession signal comparator for inputting a voltage selected in the multiplexer, comparing the selected voltage with a voltage detected in the watch point, and coding a secession location and information of a secession board at the low and high levels; an encoder for encoding the signal inputted at the low and high levels from the secession signal comparator; a central control unit for controlling that the voltage in the watch point is transferred to the secession signal comparator; and a demultiplexer for inputting a specific address from the central processing unit, and transmitting the address to the multiplexer.
Abstract translation: 用于在观察点产生电压的分离信号发生器; 用于选择在分离信号发生器中产生的电压的多路复用器; 分离信号比较器，用于输入在多路复用器中选择的电压，将所选择的电压与在观察点检测到的电压进行比较，以及在低电平和高电平下编写分离位置和分离电路板的信息; 编码器，用于对来自分离信号比较器的低电平和高电平输入的信号进行编码; 中央控制单元，用于控制观察点中的电压被传送到分离信号比较器; 以及解复用器，用于从中央处理单元输入特定地址，并将该地址发送到多路复用器。
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.039 seconds)
