Abstract:
PURPOSE: A time synchronizing system and a time synchronizing method in a fixed integration network are provided to receive time information and delay time information between a ToD gateway and a terminal using only a synchronizing message or a general data message and an ACK message. CONSTITUTION: A delay requesting apparatus transmits a delay requiring message of data frame form to a delay response apparatus(S31). The delay response apparatus transmits an ACK message about the delay requiring message to the delay requesting apparatus(S32). The delay requesting apparatus transmits a synchronizing message to the delay response apparatus(S33). The delay response apparatus transmits the ACK message about the synchronizing message to the delay requesting apparatus(S34). The delay requesting apparatus transmits the synchronizing message including time information to the delay response apparatus(S35). The delay response apparatus transmits the synchronizing message including the time information to the delay requesting apparatus(S36).
Abstract:
An apparatus for managing circuit and packet traffic and a method thereof are provided to classify a received data packet into each flow per a period and differentially perform scheduling according to a band of the classified flow, thereby improving efficiency. A received data packet is analyzed(S100). And the data packet is classified per a predetermined number of flows according to a preset classification reference(S200). Respective bands about the classified flows are measured(S400). And the measured band is compared with a reference band(S500). Data packets included in a selected flow are re-sorted based on a small classification reference(S600). Scheduling is performed based on period information of the data packet included in the flows(S700).
Abstract:
본 발명은 루트 브리지(이하 루트 스위치)와 복수개의 일반 브리지(이하 일반 스위치)로 구성되는 이더넷 스위치 망에서 루트 스위치와 루트 스위치를 이용한 스위치 고유 식별 값 할당 방법에 관한 것으로 스위치망을 구성하는 각각의 일반 스위치 별로 고유한 식별 값을 할당하는 장치 및 방법에 관한 것이다. 본 발명에 따른 루트 스위치는 일반 스위치로부터의 스위치 식별 값 할당 요청을 수신하는 스위치 식별 값 할당 요청 메시지 수신부, 요청에 대한 할당 결과를 다시 일반 스위치로 통보하는 스위치 식별 값 할당 결과 메시지 송신부 및 루트 스위치에서 관리하는 스위치 식별 값 저장 테이블로 구성되고 일반 스위치는 루트 스위치로 스위치 식별 값의 할당을 요청하는 스위치 식별 값 할당 요청 메시지 송신부 및 루트 스위치가 보낸 스위치 식별 값 할당 결과를 수신하는 스위치 식별 값 할당 결과 메시지 수신부로 구성된다. 본 발명에 따른 스위치 식별 값 할당 방법은 스패닝 트리 프로토콜(STP:spanning tree protocol)에 따라 결정된 루트 스위치에서 중앙 집중적인 방법으로 분배하므로 중복된 스위치 식별 값의 할당의 염려가 없으며, 그로 인해 가입자 망을 구성하는 각 스위치들에게 할당된 스위치 식별 값의 관리 또한 용이하다. 스위치 식별값, 루트 스위치, 스패닝 트리 프로토콜, 이더넷.
Abstract:
본 발명은 티디엠(TDM) 데이터 및 아이피(IP) 관련 데이터를 통합하여 스위칭하는 장치 및 그 방법에 관한 것이다. 본 발명에서는, SONET/SDH망으로부터 수신하는 TDM/EoS 혼합 데이터를 분리한 후, 다중 및 역다중화를 거쳐 패킷 형태의 데이터로 각각 변환하며, IP나 ATM 망으로부터 수신하는 아이피/이더넷 데이터는 고정 길이 패킷 스위치가 인식할 수 있는 데이터로 형태 변환한다. 그러면, 고정 길이 패킷 스위치는 각각의 데이터를 한꺼번에 인식하여 동시에 스위칭한다. 이처럼, 서로 다른 서비스 및 형태를 갖춘 각각의 데이터를 단일 개수의 스위치를 이용하여 스위칭함으로써, 저가의 스위칭 구성 및 용이한 증설, 높은 유연성을 제공할 수 있다. SONET/SDH망, IP/이더넷망, TDM 데이터, IP 데이터, 패킷, 통합 스위칭
Abstract:
본 발명은 교환 시스템에서 많은 용량의 비대칭 트래픽 및 멀티캐스트 트래픽을 효율적으로 교환할 수 있는 비대칭 트래픽 스위칭 시스템에 관한 것이다. 본 발명은, 비대칭 용량의 포트를 통해 입력 받은 트래픽을 다수의 스위칭 경로로 부하를 분배하여 후술하는 대칭 용량의 스위칭부로 전달하는 적어도 하나의 부하분배부; 상기 부하분배부로부터 대칭 용량의 입력포트를 통하여 전송 트래픽을 입력받아 목적지 포트로 상기 전송 트래픽을 스위칭한 후 대칭 용량의 출력포트를 통하여 상기 스위칭된 전송 트래픽을 전달하는 대칭 용량의 스위칭부; 및 상기 스위칭부로부터 상기 전송 트래픽을 입력받아 소정의 출력 용량의 트래픽으로 병합하여 비대칭 용량의 출력포트를 통해 출력하는 적어도 하나의 트래픽 병합부를 포함한다. 본 발명에 따르면, 기존의 대칭형 스위칭 시스템보다 저가로 보다 많은 용량의 비대칭 트래픽과 멀티캐스트 트래픽을 효율적으로 교환할 수 있다.
Abstract:
본 발명은 수신측의 전송 특성에 따라 적응화된 등화 및 프리엠퍼시스를 수행하는 데이터 송수신 장치 및 방법에 관한 것으로, 상기 데이터 송수신 장치는 전송 선로를 통과하여 입력되는 데이터 신호로부터 전송 선로의 신호 감쇄 특성을 파악하여 왜곡된 입력 데이터의 파형을 복원하고, 데이터 수신시 파악된 전송 선로의 신호 감쇄 특성을 이용하여 송신 데이터 신호의 파형을 미리 변형시켜 출력함으로써 출력되는 데이터 신호가 전송 선로를 통과한 후에 이상적인 파형을 유지하도록 한다.
Abstract:
PURPOSE: An extensible universal switch fabric device is provided to facilitate increasing of capacity by adding the same switch fabric module. CONSTITUTION: Queuing engine units(331-33n,341-34n) are CSIX(Common Switch Interface)-interfaced with network processors(311-31n,321-32n) mounted on line cards(351-35n,361-36n), are formed as respective modules physically independent from the line cards(351-35n), forward traffic transmitted from the network processors(311-31n,321-32n) to switching units(310,320), and transmit traffic outputted from the switching units(310,320) to the network processors(311-31n,321,32n). The switching units(310,320) switch traffic received by their input ports to each corresponding output port thereof. Back planes(371,372) provide interface between the queuing engine units(331-33n,341-34n) and the switching units(310,320).
Abstract:
PURPOSE: A switching system controlling system and method is provided to reduce a hardware dependency of a switch control firmware, and to use the switch control firmware in a system in which many functions of the switch control firmware are changed. CONSTITUTION: The system comprises an input processor(100), a data storage(400), the first API(Application Program Interface, 200), and the second API(500). The input processor(100) receives data request on an operation state of a switching system and a function control request of the switching system, and calls an independent API corresponding to the request. The data storage(400) records at least one among state data of the switching system, form data, state data of a port and a link, and traffic flow control data. The first API(200) calls a function for performing a direct access control for a hardware component relating to a request function, and outputs a function execution result. The second API(500) performs a direct access control of a switch component comprising the hardware component in response to the function called by the first API(200), and transmits the result to the first API(200).
Abstract:
PURPOSE: A multi link data recovery and retiming apparatus using a multi phase clock is provided, which enables a stable operation by assuring a constant timing margin. CONSTITUTION: A phase comparison unit(100) outputs N phase comparison result signals by receiving input data(Din) and N multiple phase clock signals synchronized to the input data. A delay compensation unit(200) receives the input data and the multiple phase clock signals, and outputs data arranged to the multiple phase clock signals by retiming the input data. And a buffering buffer unit(300) recovers the input data by assembling the retimed data to a reference bit clock signal optimally by receiving the multiple phase clock signals and the phase comparison result signals and the data arranged to the multiple phase clock signals and the reference bit clock signal.
Abstract:
PURPOSE: A parallel demultiplexing system for mass switching and a method therefor are provided to perform a high-speed mass communication by connecting cells as a tree structure, distributing each cell to a sub-path in parallel using a tree traversal method, inserting a link for indicating a sub-path of a next cell into a header of the cell, transmitting the cell through a plurality of sub-paths, and reassembling the cell in parallel. CONSTITUTION: A parallel cell distributing unit(210) segments inputted data into a plurality of cells, connects a plurality of cells as an M-way tree in which a leader cell is root, and distributes each cell to sub-paths in parallel using a certain tree traversal method. The parallel cell distributing unit(210) inserts a link for indicating a sub-path of a next transmission cell into a header of the cell, and transmits each cell to the sub-path. A parallel cell assembly unit(220) stores the cell transmitted from each sub-path in a cell queue according to sub-paths, analyzes the link inserted into the header of each cell, reassembles the cell in parallel according to the analyzed result, and transmits the reassembled cell.