전송매체특성에 따른 선로구동 시스템
    21.
    发明授权
    전송매체특성에 따른 선로구동 시스템 失效
    符合传动介质特性的线路驱动系统

    公开(公告)号:KR100150757B1

    公开(公告)日:1998-11-02

    申请号:KR1019950052303

    申请日:1995-12-20

    CPC classification number: H04N7/102

    Abstract: 본 발명은 전송매체특성에 따른 선로구동 시스템에 관한 것으로, 전화선이나 동축케이블등의 선로를 통하여 전송하는 신호의 각각의 전송로 특성에 적합한 송신출력 및 주파수를 자동조정하여 해당 전송로에서 가질수 있는 최적의 전송성능을 유지하게 함으로써 전송거리를 주어진 환경에서 최대로 하여주고 동시에 과도한 출력으로 선로에서 전자파 방출이 커지는 것을 방지할 수 있는 효과가 있다.

    저속클럭과 고속클럭간 위상차에 대한 별도의보상이 필요없는 광송신장치
    22.
    发明公开
    저속클럭과 고속클럭간 위상차에 대한 별도의보상이 필요없는 광송신장치 失效
    一种光发射器,不需要对低速时钟和高速时钟之间的相位差进行任何补偿

    公开(公告)号:KR1019980037112A

    公开(公告)日:1998-08-05

    申请号:KR1019960055813

    申请日:1996-11-20

    Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
    저속클럭과 고속클럭간 위상차에 대한 별도의 보상이 필요없는 광송신장치.
    2. 발명이 해결하려고 하는 기술적 과제
    2.5G 위상고정루프회로의 기준 클럭으로 위상 정렬부에서 사용된 클럭을 입력받아 데이타와 고속 다중화 클럭인 2.5G 클럭과의 위상차를 없애 줌으로써 위상차를 보상하기 위한 별도의 탄성버퍼를 사용하지 않도록 함.
    3. 발명의 해결방법의 요지
    입력된 데이타를 정렬하는 수단과, 상기 위상정렬된 신호에 구간 오버헤드를 삽입하는 수단과 상기 위상정렬수단으로부터 기준클럭을 입력받고, 피드백된 분주클럭을 입력받아 데이타 전송에 필요한 2.5GHz의 클럭을 발생하는 클럭 발생수단; 상기 구간 오버헤드가 삽입된 신호를 다중화하고, 입력된 155MHz 클럭을 3분주하여 상기 클럭 발생수단에 공급하는 제1 다중 및 분주수단; 상기 클럭 발생수단의 2.5GHz 클럭을 입력받아 입력된 155Mb/s 16개 데이타 스트림을 다중화하는 수단; 및 입력된 2.5Gb/s 데이타를 2.5G 광신호로 변환하는 수단을 구비함.
    4. 발명의 중요한 용도
    광전송 시스템에 이용됨.

    전송매체특성에 따른 선로구동 시스템
    24.
    发明公开
    전송매체특성에 따른 선로구동 시스템 失效
    线路驱动系统根据传输介质的特性

    公开(公告)号:KR1019970046020A

    公开(公告)日:1997-07-26

    申请号:KR1019950052303

    申请日:1995-12-20

    Abstract: 본 발명은 전송매체특성에 따른 선로구동 시스템에 관한 것으로, 전화선이나 동축케이블등의 선로를 통하여 전송하는 신호의 각각의 전송로 특성에 적합한 송신출력 및 주파수를 자동조정하여 해당 전송로에서 가질수 있는 최적의 전송성능을 유지하게 함으로써 전송거리를 주어진 환경에서 최대로 하여주고 동시에 과도한 출력으로 선로에서 전자파 방출이 커지는 것을 방지할 수 있는 효과가 있다.

    지터 억압 장치
    26.
    发明公开
    지터 억압 장치 失效
    抖动抑制器

    公开(公告)号:KR1019970019681A

    公开(公告)日:1997-04-30

    申请号:KR1019950032884

    申请日:1995-09-29

    Abstract: 본 발명은 광 CATV 망에서 동기장치에 유입되는 지터를 억압하는 지터 억압 장치에 관한 것으로, 외부로부터의 지터가 유입된 신호를 입력하여 승산연산하는 승산수단(21); 상기 승산수단(21)의 승산 출력을 입력으로 하여 한 주기를 적분하는 적분수단(22); 상기 적분수단(22)으로부터의 적분된 출력신호를 일정시간내의 변화로 나타내는 미분수단(23); 상기 외부로부터의 지터가 유입된 신호와 상기 승산수단(21)으로부터의 승산출력의 위상을 비교하여 에러전압을 출력하는 위상 비교수단(24); 상기 위상 비교수단(24)으로부터의 에러전압 출력값을 입력하여 두 개의 전압을 더하거나 빼는 가감산수단(26); 및 상기 가감산수단(26)에 연결되어 소정값의 안정도를 갖도록 하는 전압 제어 발진수단(27)을 구비하는 것을 특징으로 한다.

    광 케이블 텔레비젼 분배센터용 영상데이터(DS3) 채널 정렬 장치
    27.
    发明授权
    광 케이블 텔레비젼 분배센터용 영상데이터(DS3) 채널 정렬 장치 失效
    用于光缆电视分配中心的图像数据通道对准设备

    公开(公告)号:KR1019970006479B1

    公开(公告)日:1997-04-28

    申请号:KR1019940010683

    申请日:1994-05-16

    Abstract: The image data(DS3) channel alignment device for optical CATV distribution center comprises: a decoder(21) receiving image data(DS3) from the outside to extract data and clock; a clock frequency demultiplier(23) for demultiplying the extracted clock into two frequencies; a data latching means(22) for receiving and latching the data from the decoder; a clock delayer(24) for generating a plurality clock having different phases; a clock latching and comparing means(25); a control signal generator(26); an alignment clock generator(27); and a data alignment means(28) for aligning data upon the falling edge of the alignment clock generated.

    Abstract translation: 用于光学CATV分配中心的图像数据(DS3)通道对准装置包括:从外部接收图像数据(DS3)的解码器(21),用于提取数据和时钟; 时钟分频器(23),用于将所提取的时钟转换成两个频率; 数据锁存装置,用于从解码器接收和锁存数据; 用于产生具有不同相位的多个时钟的时钟延迟器(24) 时钟锁存和比较装置(25); 控制信号发生器(26); 对准时钟发生器(27); 以及用于在产生的对准时钟的下降沿对准数据的数据对准装置(28)。

    클럭 동기 유지 장치
    28.
    发明公开

    公开(公告)号:KR1019970009361A

    公开(公告)日:1997-02-24

    申请号:KR1019950021671

    申请日:1995-07-21

    Abstract: 본 발명은 광 케이블티브이(CATV) 망에서 중심국과 분배센터간 클럭 동기 손실시 분배센터의 클럭 동기 유지 장치에 관한것으로, 분배센터내의 클럭 동기 유지 장치에 클럭 홀드오버 기능을 두어 중심국에 존재하는 동기장치의 클럭원인 DS3 신호가 분배센터로 전송되는 과정에서 손실될 경우에도 분배센터 및 가입자 장치에 홀드오버 클럭을 공급하는 클럭 동기 유지 장치를 제공하기 위하여, 클럭 신호(CLK45M)나 종속신호 손실신호를 출력하는 종속신호 수신수단(610,620); 종속신호손실신호를 수신하여 클럭선택 제어신호나 홀드오버 제어신호를 출력하는 클럭절체 제어수단(640); 클럭 신호(CLK45M)와클럭 선택 제어 신호를 입력받아 정상적인 신호만을 선택하여 출력하는 종속클럭 선택수단(630); 및 상기 클럭 신호(45MCLK)나 홀드오버된 클럭 신호(45MCLK)를 출력하는 홀드오버 및 PLL수단(650)을 구비하여 가입자 경보 및 유지보수 데이타의 손실을 막을 수 있는 효과가 있다.

    협대역 종합정보통신망(N-ISDN)용 프레임 맵핑/디맵핑 장치

    公开(公告)号:KR1019960016238A

    公开(公告)日:1996-05-22

    申请号:KR1019940027028

    申请日:1994-10-21

    Abstract: 본 발명은 광 케이블. 티. 브이.(CATV)망에서 폰(PON : Passive Optical Network)구조를 갖는 가입자 접속/단말 장치에 정합하는 협대역 종합정보통신망용 프레임 맵핑/디맵핑 장치에 관한 것으로, 하향 1 : 3, 상향 1 : 1으로 접속된 폰(PON : Passive Optical network)구조를 갖는 가입자 접속/단말장치에 정합하여 12개의 기본 엑세스가 다중화된 1차군 다중 수신 신호로부터 12가입자에 대한 4개의 프레임으로 맵퍼 송신 신호로 만들어 출력하고, 12가입자의 맵퍼 수신 신호로부터 2B+D 및 C(Cv1) 채널을 추출하여 12개의 기본 엑세스가 다중화된 1차군 다중 송신 신호로 출력하는 협대역 종합정보통신망용 프레임 맵핑/디맵핑 장치를 제공하기 위하여, 1차군 다중 신호의 송수신을 정합하는 1차군 다중 정합 수단(20); 입출력 신호를 맵핑/디맵핑하는 적어도 하나 이상의 PCM 제어 수단(21); 프레임을 정렬 및 유지 보수하는 적어도 하나 이상의 프레임 정렬 수단(22); 경보를 검출하여 출력하는 중앙 처리 수단(23); 클럭을 공급하는 클럭 분배 수단(25); 및 신호를 검출하여 리셋 신호를 발생하는 신호 검출 및 리셋 수단(23)을 구비하여 폰(PON) 구조를 갖는 가입자 접속/단말 장치용에 정합할 수 있으며, 클럭이 손실 후 복구되었을 때 데이타와 클럭의 위상을 정렬시키며, 가입자가 원하는 ISDN 기본 액세스의 채널수 만큼을 운용자가 소프트웨어 처리함으로서 가입자의 채널수 증감을 쉽게 처리할 수 있는 효과가 있다.

    이중화 클럭절체시 과도현상 제거회로 및 불필요한 절체방지회로

    公开(公告)号:KR1019960000128B1

    公开(公告)日:1996-01-03

    申请号:KR1019930030002

    申请日:1993-12-27

    Abstract: a first clock generator for generating a first clock and PLL unlock signal through input of a main standard signal; a second clock generator for exchanging a clock with the first clock generator by generating the second clock and PLL unlock signal through input of a spare standard signal; a first excessive phenomenon eliminator for generating a first control signal by inputs of the first clock, the first PLL unlock signal, and a preset signal; a second excessive phenomenon eliminator for generating a second control signal by inputs of the second clock, the second PLL unlock signal, and the preset signal; a synchronization recover detecter for inputting the first clock and the first control signal from the first clock generator and the first excessive phenomenon eliminator, respectively, and the second clock and the second control signal from the second clock generator and the second excessive phenomenon eliminator, respectively; and a clock switch for generating the clock signal by inputs of an output of the synchronization recover detecter, the first clock, the first control signal, the second clock, and the second control signal.

    Abstract translation: 第一时钟发生器,用于通过输入主标准信号产生第一时钟和PLL解锁信号; 第二时钟发生器,用于通过输入备用标准信号产生第二时钟和PLL解锁信号来与第一时钟发生器交换时钟; 用于通过第一时钟的输入,第一PLL解锁信号和预置信号产生第一控制信号的第一过量现象消除器; 第二过度现象消除器,用于通过第二时钟的输入,第二PLL解锁信号和预设信号产生第二控制信号; 分别用于从第一时钟发生器和第一过度现象消除器输入第一时钟和第一控制信号的同步恢复检测器,以及来自第二时钟发生器和第二过量现象消除器的第二时钟和第二控制信号 ; 以及时钟切换器,用于通过同步恢复检测器的输出,第一时钟,第一控制信号,第二时钟和第二控制信号的输入来产生时钟信号。

Patent Agency Ranking