가상 컨테이너 경로 상태 감시장치
    21.
    发明授权
    가상 컨테이너 경로 상태 감시장치 失效
    PSEUDO集装箱路径监控装置

    公开(公告)号:KR1019970002188B1

    公开(公告)日:1997-02-25

    申请号:KR1019930021724

    申请日:1993-10-19

    Abstract: The virtual container path state monitor having a line matching unit connected to an external device, a decoder for decoding the signal input from the line matching unit to an NRZ(Non Return to Zero) signal, a first buffer for buffering transmission data, a second buffer for buffering the data received from a virtual container demultiplexer, a transmission clock generator for receiving a reception clock from the virtual container demultiplexer and generating a transmission clock, and a coder for coding the NRZ signal input from the second buffer according to the transmission clock and outputting it to the line matching unit, has a pseudo random signal generator for receiving an unstable oscillation clock from an exterior and generating a pseudo random signal; a first selector for selecting one of the transmission pseudo random signal received from the pseudo random signal generator and the reception NRZ signal received from the decoder by the control of a select control signal of a CPU and outputting it to the first buffer; a second selector for selecting one of the reception clock received from the line matching unit and the unstable oscillation clock by the control of the select control signal and outputting a write clock to the first buffer; a third selector for selecting one of the reception NRZ signal received from the decoder and the transmission NRZ signal received from the second buffer by a loop select signal of the CPU; a fourth selector for selecting one of the reception clock received from the line matching unit and the transmission clock received from the transmission clock generator by the loop select signal; and a pseudo random signal detector which is initialized by a reset signal of the CPU, receives the pseudo random signal from the third selector according to the clock received from the fourth selector, compares the input signal with the pseudo random signal and outputs the result to the CPU.

    Abstract translation: 具有连接到外部设备的线路匹配单元的虚拟容器路径状态监视器,用于将从线路匹配单元输入的信号解码为NRZ(非归零)信号的解码器,用于缓冲发送数据的第一缓冲器,第二缓冲器 缓冲器,用于缓冲从虚拟容器解复用器接收的数据;传输时钟发生器,用于从虚拟容器解复用器接收接收时钟并产生传输时钟;以及编码器,用于根据传输时钟对从第二缓冲器输入的NRZ信号进行编码 并将其输出到线路匹配单元,具有伪随机信号发生器,用于从外部接收不稳定的振荡时钟并产生伪随机信号; 第一选择器,用于选择从伪随机信号发生器接收的传输伪随机信号中的一个和通过CPU的选择控制信号的控制从解码器接收的接收NRZ信号,并将其输出到第一缓冲器; 第二选择器,用于通过控制选择控制信号选择从线路匹配单元接收的接收时钟之一和不稳定的振荡时钟,并将写时钟输出到第一缓冲器; 第三选择器,用于选择从解码器接收的接收NRZ信号之一和通过CPU的环路选择信号从第二缓冲器接收的发送NRZ信号; 第四选择器,用于选择从线路匹配单元接收的一个接收时钟和通过该循环选择信号从传输时钟发生器接收的传输时钟; 以及由CPU的复位信号初始化的伪随机信号检测器,根据从第四选择器接收到的时钟,从第三选择器接收伪随机信号,将输入信号与伪随机信号进行比较,并输出到 CPU。

    모듈간 고속신호 접속장치
    23.
    发明公开
    모듈간 고속신호 접속장치 失效
    模块之间的高速信号连接设备

    公开(公告)号:KR1019960027914A

    公开(公告)日:1996-07-22

    申请号:KR1019940035054

    申请日:1994-12-19

    Abstract: 본 발명은 고속의 클럭신호 전송을 데이타의 반주기와 동일하게 하여 모듈간의 신호접속을 구현하는 모듈간 고속신호 접속장치에 관한 것으로, 고속의 신호를 모듈간에 접속하기 위하여 데이타 신호를 1/N로 병렬화하여 전송하는 모듈간 고속신호의 접속장치에 있어서, PLL(Phase Locked Loop) 기능을 이용하여 래치를 위한 제어클럭과 2분주클럭을 발생하는 클럭분주부(41)와; 모듈간에 접속되는 데이타와 클럭신호를 정렬하여 접속되는 클럭의 반전주기를 데이타의 반전주기와 동일하게 형성한 후 BTL 신호레벨로 모듈간에 버스 형태의 데이타와 클럭신호를 접속하는 송신 및 수신 모듈접속부(42,43) 및 PLL 기능을 이용하여 분주클럭을 체배하는 클럭체배부(44)를 포함하여 이루어지는 것을 특징으로 한다.

    신호경로 에러 검출회로
    24.
    发明公开
    신호경로 에러 검출회로 失效
    信号路径错误检测电路

    公开(公告)号:KR1019960027701A

    公开(公告)日:1996-07-22

    申请号:KR1019940035063

    申请日:1994-12-19

    Abstract: 본 발명은 디지틀 전송장치에서 비동기신호를 스터핑 및 오버헤드 삽입 등의 과정을 거쳐 동기신호로 사상할 시나 그 역과정시 신호처리과정 중 여러가지 요인에 의한 고장을 서비스 중에 연속적으로 감시하여 적절한 유지보수 활동을 취함으로서 서비스의 연속성을 보장하기 위한 자체신호 경로 상의 정상동작 여부를 감시하는 신호경로 에러 검출회로에 관한 것으로, 서비스 중에 연속적인 장치 성능 감시를 수행할 수 있으며 기존의 이중화된 회로보다 간단하고 효율적으로 구성되어 있는 저전력 기법으로서 광범위한 디지탈 신호처리부에 적용할 수 있는 효과가 있다.

    브이.씨.l 신호사상/역사상용 버퍼 읽기/쓰기 어드레스 비교기
    26.
    发明授权
    브이.씨.l 신호사상/역사상용 버퍼 읽기/쓰기 어드레스 비교기 失效
    虚拟容器1信号扩展/解复用缓冲器读/写地址比较器

    公开(公告)号:KR1019950010953B1

    公开(公告)日:1995-09-26

    申请号:KR1019930018905

    申请日:1993-09-17

    Abstract: The device automatically detects the underrun/overrun by VC1. signal frame structure address value. The device includes multiplex/demultiplex bufferring means(100) which outputs the reading data and reading clock, write address generation means(200) which generates the writing address, read address generation means(300) which generates the reading address, re-timing means(400) which outputs the re-timing cycle, the address comparating means(500) which outputs the address comparative result, reference signal generation means(700) which generates the reference signal, and comparative timing generation means(600) which outputs the timing signal to the re-timing means(400).

    Abstract translation: 设备自动检测VC1的欠载/溢出。 信号帧结构地址值。 该装置包括输出读取数据和读取时钟的多路复用/解复用缓冲装置(100),产生写入地址的写入地址生成装置(200),产生读取地址的读取地址生成装置(300),重新定时装置 (400),输出地址比较结果的地址比较装置(500),产生参考信号的参考信号产生装置(700),以及比较定时产生装置(600),其输出定时周期 信号到重新定时装置(400)。

    가상 컨테이너 경로 상태 감시장치

    公开(公告)号:KR1019950012412A

    公开(公告)日:1995-05-16

    申请号:KR1019930021724

    申请日:1993-10-19

    Abstract: 본 발명은 디지틀 등기식 전송시스템의 동기 다중화기에 적용되는 다중처리부의 기능을 확인하기 위한 감시회로로서, 특히 PRBS(Pseudo Random Binary Sequence) 신호를 생성하고 자체 또는 원격 루프백 기능에 따라 저속 다중처리부에 입력되는 PRBS 신호를 검출하는 비이.씨. 경로 상태 감시회로에 관한것으로, 전송 시스템 내부의 절체용 회로들의 기능을 감시하여 절체 기능 요구시 이에 신속하게 대처할 수 있고 시스템 자체의 루프백 또는 원격 루푸백 기능을 통해 장애 지점의 검출등에 활용할 수 있다.

    브이.씨.1(VC1)신호사상장치

    公开(公告)号:KR1019950010447A

    公开(公告)日:1995-04-28

    申请号:KR1019930019964

    申请日:1993-09-27

    Abstract: 본 발명은 동기식 디지틀 다중 전송장치에서 DS1급 종속신호를 장치에 동기화시키고 회로내부에 구현된 유사변환(PRBS) 신호 발생기능을 이용하여 장치의 루프백 기능를 바탕으로 VC1 전송경로에 대한 시험을 수행하여 수신하는 DS1 신호의 LOT(Loss og Tributary;종속신호 소멸)가 검출되면 항상 "1"인 신호(ALL "1"신호)를 VC1의 패이로드에 사상하는 기능을 함께 수행하여 VC1전송 경로의 연속성을 유지할 수 있게 한 VC1 신호사상 장치를 제공하는데 그 목적이 있으며, OR기 A(110), OR기 B(120), 선택기 A(210), 선택기 B (220), PRBS/ALL-ONE 신호발생기(300), ALL-ONE 검출기와 선로신호 복호화기(400), PRBS검출기(500), 8비트(bit)비동기 버퍼(600), 64단 버퍼기 및 위상비교기(700)을 구비한다.

    스포츠 중계 영상 내 선수 인식장치 및 그 방법
    29.
    发明公开
    스포츠 중계 영상 내 선수 인식장치 및 그 방법 审中-实审
    球员识别装置及其在运动中继视频中的方法

    公开(公告)号:KR1020170107287A

    公开(公告)日:2017-09-25

    申请号:KR1020160031062

    申请日:2016-03-15

    Abstract: 스포츠중계영상내 선수인식장치및 그방법이개시된다. 일실시예에따른스포츠중계영상내 선수인식장치는, 스포츠중계영상을분석하여프레임내 선수의얼굴및 유니폼의등 번호를검출하는영상분석부와, 영상분석을통한선수의얼굴및 등번호검출결과를이용하여선수를인식하는영상기반선수인식부를포함한다.

    Abstract translation: 公开了一种运动中继视频中的运动员识别装置及其方法。 该装置包括:视频分析器,用于分析运动中继图像并检测帧中的运动员的脸部和制服的数量; 以及基于图像的玩家识别单元,用于识别使用图像的玩家。

    에스디에이치 디엑스씨용 에스티엠-4 신호 접속회로
    30.
    发明授权
    에스디에이치 디엑스씨용 에스티엠-4 신호 접속회로 失效
    用于SDHC的SD-M-4信号连接电路

    公开(公告)号:KR100168908B1

    公开(公告)日:1999-02-01

    申请号:KR1019950052164

    申请日:1995-12-19

    Abstract: 본 발명은 SDH(Synchronous Digital Hierarchy) DXC(Digital Cross-Connect)에 적용되어 타 동기식 전송망 노드(DXC, 분기결합 장치, 단국장치)와 STM-4(Synchronous Transport Module level-4)광신호로 접속되어 중계/다중 구간 섹션 오버헤드의 종단 및 AU(Administrative Unit)신호에 대한 시간 스위칭 기능을 수행하는 신호접속 회로에 관한 것으로, STM-16급 광신호와 전기적 신호간의 광·전 및 전·광변환기능, 고속신호의 다중/역다중 기능, STM-16신호를 통해 송·수신되는 중계/다중구간 SOH(Section Overhead)프로세싱 기능, 고속 신호 분배부에 수용될 AU3 및 AU4 신호관련 포인터 프로세싱 기능, 분배부 기능의 일부인 전·후단 타임스위칭 기능, DXC가 타노드의 분기/결합 기능들과 2 fiber 또는 4 fiber MS shared Ring형성시 발생 가능한 중계 전송구간의 장애(fiber cut등)에 대비한 BLS(Bidirectional Line Switching)기� ��, 고속 스위치부와의 접속 규격 신호인 HBUS(77.76Mb/s 병렬 데이타)신호 접속 기능과 다중방향의 HBUS신호들의 개별신호간의 시간지연을 보상해 주기 위한 HBUS 정렬기능, STM-16 신호처리 유니트의 상태 감시 및 제어 그리고 스위치 matrix (re)configuration을 위한 CPU인터페이스 기능, 그리고 송신 STM-16 신호를 형성할 송신 타이밍 발생 기능 및 각 기능들을 처리하기 위해 수용되는 ASIC들의 CPU인터페이스 기능들이 수용된다.

Patent Agency Ranking