公开(公告)号：KR1020050009477A

公开(公告)日：2005-01-25

申请号：KR1020030048805

申请日：2003-07-16

Applicant: 한국전자통신연구원

Inventor： 박봉혁 ,  김종원 ,  전용일 ,  이형호

IPC: H04B1/40

CPC classification number: H04B1/405 ,  H04B1/28

Abstract: PURPOSE: A super high frequency transmitting/receiving apparatus is provided to accomplish structure simplification by employing the same voltage control oscillator and the same PLL(Phase Locked Loop) in both of an RF(Radio Frequency) and an IF(Intermediate Frequency) bands, and improve performance thereof by differently designing an IF and a frequency of the VCO(Voltage Controlled Oscillator) to reduce a DC offset. CONSTITUTION: A receiver(210) receives a signal through an antenna(201), converts and demodulates the signal into an IF band generated at a common local signal generator(230) to output it to a baseband modem(210). A transmitter(220) modulates a output signal of the baseband modem(210), converts the output signal into a RF band generated at the common local signal generator(230), and transmits the converted signal through the antenna(201). The common local signal generator(230) generates a predetermined frequency necessary to the RF band of the transmitter(220) and the IF band of the receiver(210).

Abstract translation: 目的：提供超高频发射/接收设备，通过在RF（射频）和IF（中频）频带中采用相同的压控振荡器和相同的PLL（锁相环）来实现结构简化， 并通过不同地设计VCO（压控振荡器）的IF和频率来降低​​DC偏移来提高其性能。 构成：接收机（210）通过天线（201）接收信号，将信号转换并解调成在公共本地信号发生器（230）处产生的IF频带，以将其输出到基带调制解调器（210）。 发射机（220）调制基带调制解调器（210）的输出信号，将输出信号转换成在公共本地信号发生器（230）产生的RF频带，并通过天线（201）发送转换的信号。 公共本地信号发生器（230）产生发射机（220）的RF频带和接收机（210）的IF频带所需的预定频率。

公开(公告)号：KR1020020053664A

公开(公告)日：2002-07-05

申请号：KR1020000083374

申请日：2000-12-27

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 전용일 ,  한만수 ,  이규욱 ,  박권철

IPC: H04L12/56

CPC classification number: H04L49/1507 ,  H04L49/205 ,  H04L49/252

Abstract: PURPOSE: A distribution-combination packet switching system having simple correspondence information for arbitration is provided to achieve information exchange at one hop switching in an advanced packet network. CONSTITUTION: An internal blocking arbitrator(2000) in a distribution-combination packet switching system consists of queue controllers(2110-2130), distribution schedulers(2210-2230), encoders(22120-22113), decoders(23120-23320), and combination schedulers(2310-2330). The queue controllers(2110-2130) control packet input and output for l numbers of queues that the distribution switches of a distribution unit have. The distribution schedulers(2210-2230) take the packets stored in the queues of each individual queue controller(2110-2130) as input and distribute them to the output links of the distribution switches or the switches of a switching unit. The encoders(22120-22113) encode n2-bit distribution data(22111-22113) with log(l)-bit queue numbers respectively. The decoders(23120-23320) decode the encoded log(l)-bit distribution data into n2-bit distribution data. The combination schedulers(2310-2330) arbitrate the input-output link contention of the packets distributed from the distribution scheduler(2230).

Abstract translation: 目的：提供一种具有用于仲裁的简单对应信息的分发组合分组交换系统，以实现高级分组网络中的一跳切换的信息交换。 构成：分发组合分组交换系统中的内部阻断仲裁器（2000）由队列控制器（2110-2130），分发调度器（2210-2230），编码器（22120-22113），解码器（23120-23320）和 组合调度器（2310-2330）。 队列控制器（2110-2130）控制分配单元的分配交换机的l个队列的分组输入和输出。 分发调度器（2210-2230）将存储在每个单独队列控制器（2110-2130）的队列中的分组作为输入，并将其分发到分布交换机或交换机的交换机的输出链路。 编码器（22120-22113）分别用log（1）位队列号编码n2位分发数据（22111-22113）。 解码器（23120-23320）将编码的日志（1）位分发数据解码为n2位分发数据。 组合调度器（2310-2330）仲裁从分配调度器（2230）分发的分组的输入 - 输出链路争用。

公开(公告)号：KR1020010016680A

公开(公告)日：2001-03-05

申请号：KR1019990031698

申请日：1999-08-02

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 정의석 ,  전용일

IPC: H04L1/00

CPC classification number: H04L7/048 ,  H04L2012/5646 ,  H04L2012/5674

Abstract: PURPOSE: An error detector of ATM cell synchronous signal is provided to detect the error of a cell synchronizing signal in consideration of the error detection against the jitter of the signal as well as the error detection results due to the efficiency of the metastability of components CONSTITUTION: The error detector of ATM cell synchronous signal comprises an inphase clock cell synchronizing retimer(21), a negative phase clock cell synchronizing retimer(26), an inphase clock cell synchronizing error detector(23), a negative phase clock cell synchronizing error detector(28) and a cell synchronizing error detector(25). The retimer(21) performs the retiming operations of n times against the cell synchronous matched to an inphase clock. The retimer(26) performs the retiming operations of n times against the cell synchronous matched to a negative clock. The error detector(23) detects the error of a cell synchronizing signal retimed to the inphase clock to output an inphase clock cell synchronizing error signal. The error detector(28) detects the error of a cell synchronizing signal retimed to the negative phase clock to output a negative phase clock cell synchronizing error signal. The cell synchronizing error detector(25) decides when the values of the error signals are alternatively output as the error of the cell synchronizing signal.

Abstract translation: 目的：提供ATM信元同步信号的误差检测器，以考虑到针对信号的抖动的误差检测以及由于组件的亚稳态的效率而导致的误差检测结果的单元同步信号的误差 ：ATM信元同步信号的误差检测器包括同相时钟单元同步重定时器（21），负相位时钟单元同步定时器（26），同相时钟单元同步误差检测器（23），负相位时钟单元同步误差检测器 （28）和单元同步误差检测器（25）。 重定时器（21）针对与同相时钟同步匹配的单元执行n次重新定时操作。 重新定时器（26）针对与负时钟同步匹配的单元执行n次重新定时操作。 误差检测器（23）检测重新定时到同相时钟的单元同步信号的误差，以输出同相时钟单元同步误差信号。 误差检测器（28）检测重新定时到负相位时钟的单元同步信号的误差，以输出负相位时钟单元同步误差信号。 单元同步误差检测器（25）决定何时将误差信号的值交替地输出为单元同步信号的误差。

公开(公告)号：KR100261375B1

公开(公告)日：2000-07-01

申请号：KR1019970069681

申请日：1997-12-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이명호 ,  전용일 ,  전병윤 ,  박권철

IPC: H05K7/20

Abstract: PURPOSE: A heat sink mounting device is provided to be capable of easily mounting/dismounting a heat sink to/from a PCB without applying excessive force, and of evenly distributing the mechanical stress generated in mounting/dismounting the heat sink to/from the PCB. CONSTITUTION: A U-shaped heat sink(22) is contacted to top surfaces of electronic elements mounted on a PCB to irradiate the heat generated from the electronic elements, and has U-shaped grooves(23) formed on both bottom sides thereof. A plurality of pressing plates(25) are mounted on both upper sides of a PCB(21) corresponding to the U-shaped grooves(23), and are slidably coupled with the grooves(23) of the heat sink(22). A plurality of electronic parts(24) generating high heat in operated are mounted on the PCB(21).

Abstract translation: 目的：提供一种散热器安装装置，能够轻松地将散热器安装/拆卸在PCB上，而不会施加过大的力，并且均匀分布在散热片上/从PCB上安装/拆卸时产生的机械应力 。 构成：U形散热器（22）与安装在PCB上的电子元件的顶面接触，照射由电子元件产生的热量，并且在其两个底面形成有U形槽（23）。 多个按压板（25）安装在对应于U形槽（23）的PCB（21）的两个上侧上，并与散热片（22）的凹槽（23）可滑动地连接。 在PCB（21）上安装多个产生高能量的电子部件（24）。

公开(公告)号：KR100237367B1

公开(公告)日：2000-01-15

申请号：KR1019970054783

申请日：1997-10-24

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 전용일 ,  박권철 ,  전병윤 ,  이명호

IPC: H04L12/28

Abstract: 본 발명은 ATM 스위치가 단위 스위치 모듈들을 이용한 2단 겹치기 망 구성으로 이루어진 경우에 적용되며, 스위치의 형상 관리를 위해서 이용되는 스위치 모듈의 위치정보를 찾는 방법에 관한 것이다. 본 발명에서는 단위 스위치 모듈의 특정 포트에 접속된 스위치 형상 관리 프로세스가 내부 셀을 생성하여 단위 스위치의 위치 정보를 파악한다.

公开(公告)号：KR1019990053408A

公开(公告)日：1999-07-15

申请号：KR1019970073031

申请日：1997-12-24

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박형준 ,  전용일 ,  박권철

IPC: H04L12/28

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 셀지연 우선순위 큐잉 대역폭 동적 할당 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 스위치에 입력되는 각 셀의 셀 지연 우선순위를 4가지로 분류하고, 각 셀 지연 우선순위별로 버퍼 메모리에 대한 동적인 큐잉 대역폭을 트래픽 상황에 따라 유동적으로 할당하는 비동기전달모드 스위치에서 셀지연 우선순위 큐잉 대역폭 동적 할당 방법을 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 시스템 운용중 초기화될 수 있는 각 셀지연 우선순위 유형별 버퍼관리 애트리뷰트를 구성하는 제 1 단계; 셀 지연 우선순위 제어 요구 신호를 수신하면 구성된 애트리뷰트의 특성에 따라 시스템 운용중 각 셀의 유형별로 점유될 수 있는 버퍼 메모리 영역을 조정하는 제 2 단계; 및 상기 버퍼 크기에 대한 셀지연 우선순위 유형별 서비스 임계치에 따라 트래픽을 제어하는 제 3 단계를 포함함.
4. 발명의 중요한 용도
본 발명은 ATM 스위치 등에 이용됨.

公开(公告)号：KR1019990034144A

公开(公告)日：1999-05-15

申请号：KR1019970055642

申请日：1997-10-28

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이명호 ,  나지하 ,  전병윤 ,  박권철 ,  전용일

IPC: H01R33/76

Abstract: 본 발명은 성능이 검증된 PGA(Pin Grid Array)형의 ASIC을 BGA(Ball Grid Array) 형 ASIC으로 개량했을 때 새로 개발된 BGA형 ASIC의 시험 문제가 대두 된다. 따라서, 본 발명은 기 제작된 PGA형 ASIC 성능 검증 도구를 사용 시험하기 위하여 다층 인쇄회로기판(PCB)을 사용하여 BGA형 핀 배열을 PGA형 핀 배열로 재구성 하기 위한 핀 배열 변환 소켓을 제공한다. 그 핀 배열 변환 소켓은, 부품면에 BGA 칩의 볼 핀 패드와 보조 블라인드 비아(Via)가 실장되고, 납땜면에 PGA 칩의 볼 핀 패드와 보조 블라인드 비아가 실장되며, 그 BGA 칩의 볼 핀 배열과 PGA칩의 볼 핀 배열을 상기 보조 블라인드 비아들을 통해 연결하는 다층 인쇄회로기판(PCB)과, 그 납땜면의 볼 핀 패드에 PGA 볼 핀이 리플로우(reflow) 공법으로 납땜되고, 에폭시 수지로 고정되는 PGA 핀을 구비한다.

公开(公告)号：KR1019990033426A

公开(公告)日：1999-05-15

申请号：KR1019970054783

申请日：1997-10-24

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 전용일 ,  박권철 ,  전병윤 ,  이명호

IPC: H04L12/28

Abstract: 본 발명은 ATM 스위치가 단위 스위치 모듈들을 이용한 2단 겹치기 망 구성으로 이루어진 경우에 적용되며, 스위치의 형상 관리를 위해서 이용되는 스위치 모듈의 위치정보를 찾는 방법에 관한 것이다. 본 발명에서는 단위 스위치 모듈의 특정 포트에 접속된 스위치 형상 관리 프로세스가 내부 셀을 생성하여 단위 스위치의 위치 정보를 파악한다.

公开(公告)号：KR1019980044107A

公开(公告)日：1998-09-05

申请号：KR1019960062136

申请日：1996-12-05

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 전용일 ,  전병윤 ,  이명호 ,  박권철

IPC: H04L12/56

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
비동기전달모드 셀 교환장치.
2. 발명이 해결하려고 하는 기술적 과제
스위치 셀 버퍼의 큐 대기량을 이용하여 셀순서 역전현상을 방지하고, 인입시간을 정확히 예측하여 셀 지연시간을 대폭적으로 감소시키고자 함.
3. 발명의 해결방법의 요지
다수의 입력단에서 인입된 셀들을 다수의 출력단으로 스위칭 시, 공통버퍼에 저장된 셀의 주소를 저장하는 수단의 큐 길이 정보를 출력되는 셀의 특정 영역에 부가하는 다수의 전단 스위칭수단; 및 상기 다수의 전단 스위칭수단으로 부터 입력된 셀로부터 큐 길이 정보를 추출하여 기준시간정보와 상기 추출한 큐 길이 정보를 이용하여 셀의 갯수를 나타내는 정보와 셀의 수신 완료 시간정보를 생성하고, 기준시간정보와 수신완료 시간정보를 비교하여 공통버퍼에 저장된 셀의 주소정보를 수신된 셀의 갯수정보만큼 읽어내어 출력되는 셀들의 순서를 재정렬하는 다수의 후단 스위칭수단을 구비함.
4. 발명의 중요한 용도
ATM 스위칭 시스템에 이용됨.

公开(公告)号：KR1019980016217A

公开(公告)日：1998-05-25

申请号：KR1019960035749

申请日：1996-08-27

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 전병윤 ,  전용일 ,  이명호 ,  박권철

IPC: G06F7/02

Abstract: 본 발명은 비트맵으로 표현된 비교치들을 정렬하여 그들 중에서 최대치 또는 최소치를 구하는 비트맵을 이용한 정렬방법 및 그 정렬장치에 관한 것이다. 본 발명은 보다 간단한 알고리즘으로 정렬하여 정렬시간을 단축하며, 하드웨어로 구현될 때에도 조합회로로 구성하여 단일 클럭 주기 내에서 동작함으로써 정렬시간을 더욱 단축하는 데에 그 목적이 있다. 본 발명의 하드웨어 구성은 어레이 배타적 논리합 수단과, 열별배치 수단과, 최대·최소 검색수단과, 행별배치 수단과, 어레이 논리합 수단으로 구성된다.