이동 단말의 상대 속도 검출 방법
    21.
    发明授权
    이동 단말의 상대 속도 검출 방법 失效
    移动终端的相对速度检测方法

    公开(公告)号:KR100212483B1

    公开(公告)日:1999-08-02

    申请号:KR1019960046459

    申请日:1996-10-17

    Abstract: 본 발명은 서비스 영역이 작은 셀에 서비스 영역이 큰 셀을 중첩 시켜 빠른 이동성을 갖는 이동 단말에 의해 발생되는 잦은 핸드 오프를 핸드 오프 발생 전에 이동 속도를 구분하여 서비스 영역이 큰 셀로 핸드 오프(수직 핸드 오프) 시킴으로서 핸드 오프 수를 현저히 줄일 수 있는 이동 단말의 상대 속도 검출 방법에 관한 것이다.

    데이타 통신용 보드에서의 이중화 접속 구조 및 그 제어방법
    22.
    发明授权
    데이타 통신용 보드에서의 이중화 접속 구조 및 그 제어방법 失效
    数据通信板的控制方法和相同的双工接口电路

    公开(公告)号:KR100155335B1

    公开(公告)日:1998-11-16

    申请号:KR1019950009780

    申请日:1995-04-25

    Abstract: 본 발명은 상용 워크스테이션에 장착되는 데이타 통신용 보드에 관한 것으로 특히, 2개의 채널(A채널, B채널)을 지원하는 데이타 통신용 보드에 이중화 접속기능을 구현하는 방법 및 그 구조에 관한 것인데, 상용 워크스테이션에 장착되어 2개의 통신채널(A채널, B채널)이 구비된 데이타 통신용 보드에 활성(active) 및 대기(standby) 형태로 이중화 통신 경로를 제공하고, 실시간적 절체가 가동하도록 하여 상대 시스템과의 데이타 통신에 있어 신뢰성 있는 접속기능을 제공하는데 있다.

    이동통신 시스템 기지국에서의 트래픽 데이터의 실시간 처리 방법
    23.
    发明公开
    이동통신 시스템 기지국에서의 트래픽 데이터의 실시간 처리 방법 失效
    一种用于移动通信系统基站中的业务数据的实时处理的方法

    公开(公告)号:KR1019980047248A

    公开(公告)日:1998-09-15

    申请号:KR1019960065724

    申请日:1996-12-14

    Abstract: 본 발명은 HDLC 기반의 고속 페킷망을 통해 패킷화된 제어 데이터와 트래픽 데어터가 혼합된 형태로 트랜스코더-셀렉터 뱅크로 수신되는 경우 특히 시간에 매우 종속적인 역방향 트래픽 데이터 패킷들을 셀렉터부에서 실시간으로 처리할 수 있도록 하는 방법에 관한 것이다. 트랜스코더-셀렉터 뱅크에서 셀렉터부는 셀렉터-트랜스코더 정합보드와 4매의 셀렉터-트랜스코더 보드로 구성되며, 이들 보드들은 셀렉터-트랜스코더 보드에 있는 공유메모리를 통해 정합된다. 본 발명은 공유메모리를 통해 셀렉터-트랜스코더 정합보드가 해당 셀렉터-트랜스코더 보드들에 역방향 트래픽 데이터들을 송신하고 부하가 많이 인가되는 셀렉터-트랜스코더 보드에서 수신된 역방향 트래픽 데이터들을 실시간으로 처리하는 방법을 창출하는 것이며, 주된 요지는 셀렉터-트랜스코더 보드들에서 패킷의 유형에 따라 공유메모리의 수신 버퍼를 분리하여 운용하는 것, 트래픽 데이터들을 태스크로 처리하여 인터럽트 서비스 루틴의 수행 시간을 최소화함으로써 다음에 수신되는 역방향 패킷들에 대해 신속히 대응하게 하는 것 그리고 트래픽 처리 태스크, 인터럽트 서비스 루틴, 트래픽패킷 송신부의 상호 작용을 위해 이벤트 및 여러가지 소프트웨어 플래그들을 구비하는 것을 특징으로 한다.

    선입선출 버퍼를 가지는 내장형 통신 보드에서의 수신 패킷의 파손 검출 및 복구 방법_
    24.
    发明公开
    선입선출 버퍼를 가지는 내장형 통신 보드에서의 수신 패킷의 파손 검출 및 복구 방법_ 失效
    采用先进先出缓冲区的内置通信板中接收数据包的检测和恢复方法_

    公开(公告)号:KR1019980021577A

    公开(公告)日:1998-06-25

    申请号:KR1019960040479

    申请日:1996-09-18

    Abstract: 본 발명은 수신 패킷의 파손 검출 및 복구 방법에 관한 것으로, 외부 선입선출 버퍼(FlFO)에서 발생하는 패킷 에러를 감치하기 위해 소프트웨이 첵섬(checksum)을 고안하고 첵섬으로 인한 통신 처리 속도상의 부하를 최소화하기 위해 데이터의 중요도에 따라 송신단에서 선택적으로 소프트웨어 첵섬을 운용한다. 수신단에서는 이에 대한 검증을 수행하여 첵섬 결과에 의해 패킷 파손이 탐지된 경우 파손된 패킷을 버리고 파손된 패킷에 대한 복구는 종단 시스템간에 적용되는 종래의 에러 제어기법을 적용함으로써 데이터의 신뢰성을 보장받을 수 있게 한다. 따라서 외부 선입선출 버퍼를 메모리 소자로 채택하는 임베디드(embedded) 통신 시스템이 실시간으로 통신을 원할 경우 속도상의 성능을 잃지 않으면서 완벽한 에러 제어 기능을 제공할 수 있는 수신 패킷의 파손 검출 및 복구 방법이 개시된다.

    CDMA 시스템에서의 통신 채널 할당방법
    25.
    发明公开
    CDMA 시스템에서의 통신 채널 할당방법 失效
    CDMA系统中的通信信道分配方法

    公开(公告)号:KR1019970004493A

    公开(公告)日:1997-01-29

    申请号:KR1019950016912

    申请日:1995-06-22

    Abstract: 본 발명은 CDMA 이동통신 시스템에서의 하드 핸드오프의 감소방법에 관한 것으로서, 그 특징은, CDMA 시스템에서 통신 서비스의 전지역을 작은 셀로 구분하여 각 셀마다 통신 채널을 할당하는 통신 채널 할당방법에 있어서, 소정개수의 분할수단을 이용하여 셀의 중심을 기준을 해당 셀을 동심원 모양의 소정개수의 영역으로 분할하는 제1과정과, 인접 셀에 할당되지 않은 채널을 셀 중심과 가장 가까운 영역에 할당하는 제2과정과, 상기 인접 셀에 할당된 채널을 셀 중심과 가장 떨어진 영역에 할당하는 제3과정 및 상기 제2과정에서 할당된 채널과 상기 제3과정에서 할당된 채널 모두를 상기 제2과정과 제3과정에서 채널을 할당받지 못한 영역에 할당하는 제4과정을 포함하는 데에 있으며, 그 효과는, CDMA 시스템에서의 인접 셀에 할당되지 않은 무선 채널이 당된 경우에 셀간 하드 핸드오프의 발생을 방지할 뿐만 아니라 호손률도 일정 수준 이하로 유지하며, 특히 셀 내의 하드 핸드오프의 수를 감소시켜 전체적으로 통화 품질을 향상시킬 수 있는 데에 있다.

    이중화된 통신용 보드를 구비한 이동통신 시스팀 내부 통신망의 망 접속장치
    26.
    发明授权
    이중화된 통신용 보드를 구비한 이동통신 시스팀 내부 통신망의 망 접속장치 失效
    配备冗余通信板的移动通信系统内部通信网络的网络连接设备

    公开(公告)号:KR1019970000069B1

    公开(公告)日:1997-01-04

    申请号:KR1019930029173

    申请日:1993-12-22

    Abstract: The connector is provided for supplying the reliability on inner communication network in a mobile communication system to operate effectively a network connection, and includes a number of subsystems, managing maintenance subsystems with a main board, two coupled communication network connecting boards having an S-bus interface, an IMP(integrated multi-protocol), a ROM, a SRAM, a reset circuit, a clock generator, a frequency divider, an address decoder, an HDLC(high level data link control) link matching part, and a coupled controller in order to inspect each other boards' state.

    Abstract translation: 提供连接器用于在移动通信系统中的内部通信网络上提供可靠性以有效地操作网络连接,并且包括多个子系统,用主板管理维护子系统,具有S总线的两个耦合的通信网络连接板 接口,IMP(集成多协议),ROM,SRAM,复位电路,时钟发生器,分频器,地址解码器,HDLC(高级数据链路控制)链路匹配部分,以及耦合控制器 为了检查对方的状态。

    메세지 큐 통신에서의 잔류 메세지 제거회로
    27.
    发明公开
    메세지 큐 통신에서의 잔류 메세지 제거회로 失效
    消息队列通信中的残留消息删除电路

    公开(公告)号:KR1019960025013A

    公开(公告)日:1996-07-20

    申请号:KR1019940035473

    申请日:1994-12-21

    Abstract: 본 발명은 메세지큐 통신에서의 잔류 메세지 제거 회로에 관한 것으로서 보다 상세하게는 유닉스(UNIX)운영 체제하에서응용 프로그램 개발시 메세지 큐 내에 존재하는 출처 불명의 잔류 메세지 제거하여 시스템의 성능을 향상시킬 수 있게 한것이다. 특징적인 구성으로는 다른 서브 시스템간의 통신을 위하여 응용 프로세스부에서 전송되어 온 메세지를 비트위주의 고급자료연결 제어방식의 프레임에 맞게 구성하여 다른 서브 시스템으로 전송하고, 다른 서브 시스템에서 전송되어 온 메세지의 프레임을 검사하고 분석하여 해당 운영 보전 장치내의 응용 프로세서부에 전송하는 데이터 통신부(14)와, 유닉스 운영체계하에서 사용하고 있는 메세지 큐상의 처음 메세지에 대한 포인터와 현재 바이트수와 현재 메세지의 갯수에 대한 한계점을 조사하여 메세지큐의 내용을 분석하고 관리하는 메세지큐 유지 보수부(15)와, 상기 데이터 통신부가 분석한 메세지의 내용이 저장되는 제 3메세지큐로부터 메세지를 체크하여 출처가 분명하지 않은 메세지를 제거하는 메세지큐 제거부(16)와, 디지틀 이동통신 시스 의 기지국 운용 및 유지 보수를 담당하고 크게 운용 및 유지 보수 기능을 갖는 응용 프로세서부(17)와, 상기 시스템 전체의 초기화 및 유지 보수를 담당하는 시스템 유지 보수부(10)로 구성함에 있다.

    전자 교환기 호 시뮬레이션 장치
    30.
    发明授权
    전자 교환기 호 시뮬레이션 장치 失效
    电子交换中的CALLS模拟系统

    公开(公告)号:KR1019920002203B1

    公开(公告)日:1992-03-19

    申请号:KR1019890010478

    申请日:1989-07-24

    Abstract: The relay calls between subscribers and stations are simulated under modified real circumstances to generate call automatically. The simulator includes a subscriber's line simulator processor (22) for controlling a subscriber's line simulation interfacing circuit, an analog trunk simulator processor (23) for controlling a relay line interfacing circuit between analog stations, a digital trunk simulator processor (24) for controlling a relay line interfacing circuit between digital stations, a trunk register simulator processor (25) for controlling a trunk register simulation interfacing circuit, and a simulation control processor (21) for controlling the processors.

    Abstract translation: 在修改后的实际情况下模拟用户和站之间的中继呼叫,以自动生成呼叫。 模拟器包括用于控制用户线路仿真接口电路的用户线路仿真器处理器(22),用于控制模拟站之间的中继线接口电路的模拟中继线模拟器处理器(23),用于控制模拟站模拟器处理器 数字站之间的中继线接口电路,用于控制中继寄存器模拟接口电路的中继寄存器模拟器处理器(25)和用于控制处理器的仿真控制处理器(21)。

Patent Agency Ranking