公开(公告)号：JP6393937B2

公开(公告)日：2018-09-26

申请号：JP2014181522

申请日：2014-09-05

Applicant: DIC株式会社 ,  国立大学法人山形大学

Inventor： 岡本 朋子 ,  矢次 健一 ,  片山 嘉則 ,  福田 憲二郎 ,  熊木 大介 ,  時任 静士

IPC: H01L21/336 ,  H01L51/05 ,  H01L29/786

CPC classification number: H01L51/0022 ,  H01L51/0074 ,  H01L51/0094 ,  H01L51/052 ,  H01L51/0541 ,  H01L51/0545 ,  H01L51/0566 ,  H01L51/102

公开(公告)号：JP6031882B2

公开(公告)日：2016-11-24

申请号：JP2012174909

申请日：2012-08-07

Applicant: DIC株式会社

Inventor： 片山 嘉則 ,  千手 康弘 ,  岡本 朋子

IPC: C09D11/52 ,  C09D11/03 ,  H05K3/12 ,  H01B1/22 ,  H01B1/00 ,  H01B13/00 ,  H01B5/14 ,  C09D11/10

公开(公告)号：JP2016058443A

公开(公告)日：2016-04-21

申请号：JP2014181412

申请日：2014-09-05

Applicant: DIC株式会社 ,  国立大学法人山形大学

Inventor： 岡本 朋子 ,  矢次 健一 ,  片山 嘉則 ,  福田 憲二郎 ,  熊木 大介 ,  時任 静士

IPC: H01L21/336 ,  H01L51/05 ,  H01L21/288 ,  H01L21/28 ,  H01L29/786

CPC classification number: H01L27/283 ,  H01L51/0022 ,  H01L51/105 ,  H01L51/0074 ,  H01L51/0094 ,  H01L51/0541 ,  H01L51/0545

Abstract: 【課題】薄膜トランジスタ、トランジスタアレイ、薄膜トランジスタの製造方法及びトランジスタアレイの製造方法の提供。 【解決手段】少なくとも、支持体、導電体からなるソース電極及び同ドレイン電極、半導体層、絶縁体層、並びに導電体からなるゲート電極がこの順で積層された薄膜トランジスタであって、前記薄膜トランジスタの積層断面において、前記ソース電極及び前記ドレイン電極のうち電極幅が大きい電極における、支持体と接する面の電極幅と、前記支持体と接する面と対向し、かつ半導体層と接する面における電極幅との差が、±1μmの範囲内にあり、前記電極における、支持体と接する面と対向し、かつ半導体層と接する電極幅中の算術平均粗さをRaとした時、Ra≦10nmであることを特徴とする薄膜トランジスタ。 【選択図】図2

Abstract translation: 要解决的问题：提供薄膜晶体管，晶体管阵列，薄膜晶体管制造方法和晶体管阵列制造方法。解决方案：在至少包括支持介质的薄膜晶体管中，源电极和漏电极 由薄膜晶体管的层叠截面中的导体，半导体层，绝缘层和由导体构成的栅电极构成，层叠在薄膜晶体管的层叠截面中，表面接触电极宽度 所述支撑介质和与所述支撑介质接触的表面的与所述源极电极和漏电极之外具有较大电极宽度的所述电极的与所述半导体层接触的表面的电极宽度在±1μm的范围内，并且 当假定与表面接触的表面的相对表面的电极宽度的算术平均粗糙度接触载体 半导体层为Ra，Ra≤10nm。选择图2：