公开(公告)号：FR3065303B1

公开(公告)日：2019-06-07

申请号：FR1753213

申请日：2017-04-12

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANCOIS ,  BATTISTA MARC

IPC: G06F12/02 ,  G06F11/10 ,  G11C29/52

Abstract: Le procédé d'écriture dans une mémoire du type EEPROM comprend, en présence d'une suite de nouveaux octets (SND) à écrire dans le plan-mémoire (PM) dans au moins un mot-mémoire de destination (Wd) contenant déjà des anciens octets (OD), une vérification (411, 423) pour chaque mot-mémoire de destination (Wd) si les anciens octets (OD) de ce mot-mémoire de destination (Wd) doivent tous ou non être remplacés par de nouveaux octets (ND), le procédé comprenant une lecture des anciens octets (OD) de ce mot-mémoire de destination (Wd) seulement si les anciens octets (OD) ne doivent pas tous être remplacés par de nouveaux octets (ND).

公开(公告)号：FR2989850B1

公开(公告)日：2014-05-02

申请号：FR1253734

申请日：2012-04-24

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANCOIS ,  BATTISTA MARC

IPC: H03H7/01

公开(公告)号：FR2973561A1

公开(公告)日：2012-10-05

申请号：FR1152801

申请日：2011-04-01

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANCOIS ,  BATTISTA MARC

IPC: G01R31/28 ,  H01L21/66

Abstract: Procédé de test et/ou de sécurisation d'une plaquette (1) comprenant une multitude de puces (2) séparées par des lignes de découpe (3), caractérisé en ce qu'il comprend une étape de test et/ou de sécurisation d'au moins une puce (2) de la plaquette par une communication avec une seconde puce distincte disposée sur la plaquette.

公开(公告)号：FR2973560A1

公开(公告)日：2012-10-05

申请号：FR1152799

申请日：2011-04-01

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANCOIS ,  BATTISTA MARC ,  WUIDART LUC

IPC: H01L21/66 ,  G01R31/28

Abstract: Procédé de fabrication d'une plaquette (1) comprenant une multitude de puces (2) séparées par des lignes de découpe (3), caractérisé en ce qu'il comprend une étape (E1) de test des puces (2) sur la plaquette (1) comprenant leur classement en plus de deux catégories.

公开(公告)号：FR3018952A1

公开(公告)日：2015-09-25

申请号：FR1452363

申请日：2014-03-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BATTISTA MARC ,  TAILLIET FRANCOIS

IPC: H01L21/8244 ,  G11C14/00 ,  H01L27/085

Abstract: Structure intégrée comprenant une paire de transistors MOS (TRI, TR2) voisins, chaque transistor (TR1, TR2) comportant une région de grille (RG1, RG2) séparée d'un substrat sous-jacent (1) par un premier diélectrique de grille (OX1), une région supplémentaire (RG3), comportant un matériau de grille, séparée des deux régions de grilles (RG1, RG2) par un deuxième diélectrique de grille (OX12), et possédant un élément continu (RG30) situé au-dessus d'une partie des deux régions de grilles et une branche (RG31) solidaire d'une zone de la face inférieure dudit élément et s'étendant entre les et à distance des deux régions de grilles jusqu'au premier diélectrique de grille.

公开(公告)号：FR3018944A1

公开(公告)日：2015-09-25

申请号：FR1452362

申请日：2014-03-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANCOIS ,  BATTISTA MARC

IPC: G11C11/34 ,  G11C7/24 ,  G11C14/00 ,  H01L21/8244 ,  H01L21/8247

Abstract: Les transistors PMOS (P1, P2) de la cellule-mémoire élémentaire du type SRAM (CELSR) sont équipés d'un condensateur (C1, C2) dont la première électrode (ELC1) est formée par la grille du transistor correspondant et dont la deuxième électrode (ELC2) est connectée par exemple à la sortie de L'inverseur correspondant.

公开(公告)号：FR2989850A1

公开(公告)日：2013-10-25

申请号：FR1253734

申请日：2012-04-24

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANCOIS ,  BATTISTA MARC

IPC: H03H7/01

公开(公告)号：FR2969387A1

公开(公告)日：2012-06-22

申请号：FR1004898

申请日：2010-12-15

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BATTISTA MARC ,  BAS GILLES ,  CHALOPIN HERVE

IPC: H01L31/00 ,  G01D3/00 ,  G01K7/00

Abstract: La présente invention concerne un capteur (TS3) de grandeur physique comprenant des moyens (Rl, 31) pour fournir une tension de détection (Vdet) qui varie en fonction de la grandeur physique et en fonction d'une tension d'alimentation (Vdd) du capteur, des moyens (R3, R4, 32) pour fournir des première (VS1) et seconde (VS2) tensions de seuil qui varient en fonction de la tension d'alimentation (Vdd) du capteur, et des moyens (33) de mesure d'un rapport de tension (VR) égal au rapport entre d'une part la différence entre la tension de détection (Vdet) et l'une des première (VS1) et seconde (VS2) tensions de seuil, et d'autre part, la différence entre les deux tensions de seuil. Application notamment à une mesure de température.