公开(公告)号：CN107430579A

公开(公告)日：2017-12-01

申请号：CN201680019497.9

申请日：2016-06-20

Applicant: 谷歌公司

Inventor： 凯蒂·利厄·罗伯茨-霍夫曼 ,  阿尔贝托·马丁·佩雷斯

IPC: G06F13/42 ,  G06F13/38 ,  G06F13/40 ,  G06F21/72

CPC classification number: G06F13/4081 ,  G06F1/1605 ,  G06F1/1613 ,  G06F1/1616 ,  G06F1/1632 ,  G06F12/0246 ,  G06F13/382 ,  G06F13/4282 ,  G06F21/71 ,  G06F2212/7201 ,  G11C7/1072 ,  G06F21/72

Abstract: 在一个总的方面中，一种主印刷电路板(PCB)卡可包括：片上系统(SoC)，该片上系统被配置成运行主PCB卡上所存储的操作系统(OS)；至少一个动态随机存取存储器(DRAM)装置和至少一个非易失性存储器装置，所述动态随机存取存储器装置和所述非易失性存储器装置各自被配置成由SoC使用；以及至少一个连接器。主PCB卡可被配置成通过外壳计算装置中所包括的插槽而与多种类型的外壳计算装置可互换地对接。插槽可被配置成容纳主PCB卡。每一类型的外壳计算装置可以是不同外形尺寸的。每一外形尺寸可代表不同类型的计算装置。至少一个连接器可被配置成插入到外壳计算装置中所包括的配合连接器中。

公开(公告)号：CN104750618B

公开(公告)日：2017-11-24

申请号：CN201410742700.8

申请日：2014-12-08

Applicant: 慧荣科技股份有限公司

Inventor： 林建成 ,  梁嘉旗 ,  黄昌杰 ,  李介豪

IPC: G06F12/06

CPC classification number: G06F11/1469 ,  G06F3/0604 ,  G06F3/0631 ,  G06F3/064 ,  G06F3/0652 ,  G06F3/0679 ,  G06F11/1072 ,  G06F11/141 ,  G06F11/1435 ,  G06F12/0246 ,  G06F12/0802 ,  G06F12/121 ,  G06F2212/1032 ,  G06F2212/60 ,  G06F2212/69 ,  G06F2212/7201 ,  G06F2212/7202 ,  G06F2212/7203 ,  G06F2212/7209 ,  G11C11/56 ,  G11C29/52 ,  G11C2029/0411 ,  G11C2211/5641 ,  Y02D10/13

Abstract: 本发明涉及快闪存储器型数据储存装置、与快闪存储器控制方法。快闪存储器包括多阶以及单阶存储单元。微控制器是运作来在数据写入该快闪存储器前先快取于随机存取存储器中。微控制器还是运作来配置该快闪存储器的多个物理区块供应包含多阶存储单元的一第一数据接收区块以及包含单阶存储单元的一第二数据接收区块。在微控制器控制下，自随机存取存储器上传至第一数据接收区块的各物理页数据为串行数据，至于零散数据则是快取于该随机存取存储器中、待整合成一物理页后写入该第二数据接收区块。

公开(公告)号：CN104937565B

公开(公告)日：2017-11-17

申请号：CN201380071543.6

申请日：2013-03-28

Applicant: 慧与发展有限责任合伙企业

Inventor： D.L.福伊特

IPC: G06F12/02 ,  G06F13/14 ,  G11C16/06

CPC classification number: G06F12/0292 ,  G06F11/1443 ,  G06F11/2094 ,  G06F11/2097 ,  G06F12/0238 ,  G06F12/0804 ,  G06F12/0868 ,  G06F13/404 ,  G06F17/30268 ,  G06F17/30581 ,  G06F2212/1008 ,  G06F2212/1032 ,  G06F2212/1048 ,  G06F2212/214 ,  G06F2212/7201 ,  G11C16/22

Abstract: 组地址范围被映射到非易失性存储器的存储器地址范围。如果第一存储器地址被映射到所述组地址范围并且针对第一存储器地址请求写访问，则存储器地址范围的第一存储器地址将被复制到易失性存储器。响应于同步命令，将组地址范围从第一节点传送到第二节点。在传送组地址范围之后，所复制的地址将被写NVM。

公开(公告)号：CN107239229A

公开(公告)日：2017-10-10

申请号：CN201710186059.8

申请日：2017-03-24

Applicant: 恩智浦有限公司

Inventor： 森克·奥斯特敦 ,  沃尔夫冈·施蒂德尔 ,  拉斐尔·科斯塔

IPC: G06F3/06 ,  G06F11/10 ,  G06K1/12

CPC classification number: G06F3/0632 ,  G06F3/0619 ,  G06F3/0644 ,  G06F3/0653 ,  G06F3/0685 ,  G06F11/1004 ,  G06F12/0246 ,  G06F12/1009 ,  G06F12/1027 ,  G06F2212/1032 ,  G06F2212/2022 ,  G06F2212/7201 ,  G06F2212/7204 ,  G06F2212/7209 ,  G06K1/128 ,  G06F3/061 ,  G06F3/064 ,  G06F3/0679

Abstract: 在一实施例中，公开一种用于重新编程存储器的方法。在所述实施例中，该方法涉及基于版本信息选择存储器页面，以及使用所述存储器页面的循环冗余检查(CRC)数据重新编程所选择的存储器页面。

公开(公告)号：CN104679446B

公开(公告)日：2017-10-03

申请号：CN201410407142.X

申请日：2014-08-18

Applicant: LSI公司

Inventor： 厄尔·T·科恩 ,  苏米特·普里

IPC: G06F3/06

CPC classification number: G06F12/0246 ,  G06F3/06 ,  G06F3/0608 ,  G06F3/064 ,  G06F3/0679 ,  G06F11/108 ,  G06F12/0292 ,  G06F2212/1024 ,  G06F2212/401 ,  G06F2212/7201 ,  G06F2212/7208

Abstract: 本发明揭示用于使用经分割快闪转变层的方法及设备。步骤(A)在设备处从主机接收具有第一写入数据的写入命令。步骤(B)通过在所述设备中压缩所述第一写入数据而产生第二写入数据。所述第二写入数据通常具有可变大小。步骤(C)将所述第二写入数据存储于非易失性存储器中的物理位置处。所述物理位置是下一未写入位置。步骤(D)响应于所述写入命令而将所述物理位置的指示从所述设备返回到所述主机。

公开(公告)号：CN107145362A

公开(公告)日：2017-09-08

申请号：CN201710126476.3

申请日：2017-03-01

Applicant: 瑞萨电子株式会社

Inventor： 谷本匡亮 ,  萩原今朝巳 ,  森田直幸

IPC: G06F9/445

CPC classification number: G06F8/65 ,  G06F8/654 ,  G06F8/658 ,  G06F9/32 ,  G06F9/44521 ,  G06F12/0246 ,  G06F12/0292 ,  G06F2212/251 ,  G06F2212/7201 ,  G06F2212/7208 ,  H04L67/34

Abstract: 本发明涉及嵌入式设备以及程序更新方法。本发明的目的是，在不使用更新前程序和更新差分程序来重建程序的情况下，进行程序更新处理。所述嵌入式设备具有：非易失性存储器，其具有多个层面，能够独立地从/向该多个层面读取/写入数据；以及地址转换器，其通过使用地址转换表来进行地址转换。当通过由CPU解码指令获得的地址是与默认程序中的改变部分相对应的地址时，地址转换器将该地址转换为在其中配置差分程序的地址。

公开(公告)号：CN104423894B

公开(公告)日：2017-08-04

申请号：CN201310629399.5

申请日：2013-11-29

Applicant: 慧荣科技股份有限公司

Inventor： 郑张铠

IPC: G06F3/06 ,  G06F12/02

CPC classification number: G06F12/0246 ,  G06F12/0292 ,  G06F12/1009 ,  G06F2212/7201

Abstract: 本发明揭露一种数据储存装置以及快闪存储器控制方法。在所揭露的数据储存装置中，主缓冲区块自快闪存储器的多个区块中选出，用以缓冲储存主机下达的写入数据。若该主缓冲区块满载，则控制器以分开的多个更新子区间为该主缓冲区块更新一逻辑‑物理地址映射表。控制器可利用该多个分开的更新子区间之间回应主机下达的指令。如此一来，主机下达的指令将被即时回应，不受缓冲区块耗时的完整映射表更新拖累。

公开(公告)号：CN103392207B

公开(公告)日：2017-08-04

申请号：CN201280009888.4

申请日：2012-10-04

Applicant: 希捷科技有限公司

Inventor： 厄尔·T·柯亨 ,  梯莫西·L·卡内帕

IPC: G11C16/02 ,  G11C16/06 ,  G06F12/00

CPC classification number: G06F12/0815 ,  G06F3/0619 ,  G06F3/0643 ,  G06F3/0659 ,  G06F3/0679 ,  G06F3/0688 ,  G06F11/07 ,  G06F12/0246 ,  G06F12/0292 ,  G06F2212/1032 ,  G06F2212/621 ,  G06F2212/7201 ,  G06F2212/7207 ,  G11C16/02 ,  G11C16/06

Abstract: 具有非易失性存储器（NVM）的非易失性存储系统提供自身日志记录和层级一致性，从而启动低延迟恢复和强制单元访问握手。主机地址和NVM中的地址之间的映射经由一个或多个映射条目来维持，从而启用对写入至NVM的主机数据的位置。NVM中存储的对象包括足够信息以恢复仅在对象本身内的对象。NVM以一个或多个数据流、映射流和检查点流的形式来管理。主机数据被写入数据流，映射条目被写入映射流，而映射条目和其他数据结构的检查点被写入检查点流。嵌入流中的时间标记使得能够在恢复期间确定流的所选部分彼此不一致且将被丢弃。

公开(公告)号：CN106843742A

公开(公告)日：2017-06-13

申请号：CN201510876173.4

申请日：2015-12-03

Applicant: 广明光电股份有限公司

Inventor： 林政仪 ,  陈仕伟 ,  谢景星 ,  萧亦隆

IPC: G06F3/06

CPC classification number: G06F3/0659 ,  G06F3/061 ,  G06F3/0611 ,  G06F3/064 ,  G06F3/0652 ,  G06F3/0679 ,  G06F12/0246 ,  G06F2212/1016 ,  G06F2212/152 ,  G06F2212/214 ,  G06F2212/7201 ,  G06F3/0638

Abstract: 一种固态硬盘及其执行删除命令的方法，在检查表入口设置删除标志，根据接收的删除命令所下的逻辑地址，更改检查表入口的删除标志，标示未执行删除命令的逻辑地址，即回报主机完成删除命令，缩短对主机的回应时间，固态硬盘并选择在幕后对删除标志标示未执行删除命令的逻辑地址执行删除命令，以提升固态硬盘的性能。

公开(公告)号：CN104471592B

公开(公告)日：2017-06-09

申请号：CN201380021256.4

申请日：2013-04-19

Applicant: 施耐德电器工业公司

Inventor： T.穆夫塔 ,  R.加斯桑 ,  T.奇切

IPC: G06K19/073 ,  G06K19/07

CPC classification number: G06F12/0246 ,  G06F1/3296 ,  G06F2212/7201 ,  G06K19/0701 ,  G06K19/07345

Abstract: 本发明涉及数据交换系统，含有：‑微处理器(UC)；‑非易失性存储器(EEPROM)；将该微处理器与该非易失性存储器连接的第一通信信道(C1)；‑设计成将电力供应给该微处理器和该非易失性存储器的第一供电通道(A1)；‑控制设备(10)；‑外部设备(20)可以与该非易失性存储器交换数据的第二通信信道(C2)；以及‑设计成将电力供应给该控制设备(10)和该非易失性存储器的第二供电通道(A2)。