公开(公告)号：CN105247477B

公开(公告)日：2018-06-19

申请号：CN201480030741.2

申请日：2014-06-26

Applicant: 英特尔公司

Inventor： G·欣顿 ,  B·托尔 ,  R·辛加尔

IPC: G06F9/30

CPC classification number: G11C7/1036 ,  G06F9/30043 ,  G06F9/30109 ,  G06F9/30163

Abstract: 处理器包括N位寄存器和接收多寄存器存储器访问指令的解码单元。多寄存器存储器访问指令指示存储器单元和寄存器。处理器包括与解码单元和与N位寄存器耦合的存储器访问单元。存储器访问单元响应于多寄存器存储器访问指令而执行多寄存器存储器访问操作。操作涉及在包括所指示的寄存器的N位寄存器的每一个中的N位数据。操作也涉及对应于所指示的存储器单元的存储器的MxN位线的不同的对应N位部分。在多寄存器存储器访问操作中涉及的N位寄存器中的N位数据的位的总数等于存储器的线的MxN位的至少一半。

公开(公告)号：CN103703515B

公开(公告)日：2017-10-31

申请号：CN201280036797.X

申请日：2012-07-05

Applicant: 美光科技公司

Inventor： 尼古拉斯·亨德里克森

IPC: G11C16/34

CPC classification number: G11C16/26 ,  G11C7/1033 ,  G11C7/1036 ,  G11C7/1039 ,  G11C7/106 ,  G11C11/5642 ,  G11C16/0458 ,  G11C16/0483 ,  G11C2207/2272 ,  G11C2211/5642

Abstract: 本发明揭示操作存储器装置的设备及方法。在一种这样的方法中，从存储器装置确定及转移存储器单元的数据状态的第一部分，同时继续确定所述相同存储器单元的数据状态的剩余部分。在至少一种方法中，在第一感测阶段期间确定存储器单元的数据状态且转移所述存储器单元的所述数据状态，同时所述存储器单元经历额外感测阶段以确定所述存储器单元的所述数据状态的额外部分。

公开(公告)号：CN106663076A

公开(公告)日：2017-05-10

申请号：CN201580032258.2

申请日：2015-05-28

Applicant: 高通股份有限公司

Inventor： L·阿马里利奥 ,  A·卡津

IPC: G06F13/38 ,  G06F13/42

CPC classification number: G11C7/1075 ,  G06F13/287 ,  G06F13/364 ,  G06F13/385 ,  G06F13/4022 ,  G06F13/4282 ,  G06F13/4295 ,  G11C7/1036

Abstract: 公开了存储介质之间的时间约束型数据复制。当电子设备参与实时操作时，在某个时间约束内可能需要将多个数据块从一个存储介质复制到另一存储介质。在这方面，数据端口由第一寄存器组的多个寄存器可操作地控制。在时间限制内将多个寄存器从第一寄存器组复制到第二寄存器组，而数据端口仍处于正被复制的多个寄存器的控制之下。通过在该时间限制内复制多个寄存器，有可能防止数据端口中的操作中断，并减少与寄存器复制操作相关联的带宽开销。

公开(公告)号：CN105185339A

公开(公告)日：2015-12-23

申请号：CN201510647045.2

申请日：2015-10-08

Applicant: 京东方科技集团股份有限公司 ,  北京京东方显示技术有限公司

Inventor： 王峥

IPC: G09G3/36 ,  G11C19/28

CPC classification number: G09G3/3685 ,  G09G3/3677 ,  G09G2310/0283 ,  G09G2310/0286 ,  G11C7/1036 ,  G11C7/20 ,  G11C19/28 ,  G11C19/30 ,  G11C29/022 ,  G11C29/86

Abstract: 一种移位寄存器单元、包括多级移位寄存器单元的栅线驱动装置以及用于该移位寄存器单元的驱动方法，其中该移位寄存器单元，包括：输入模块，连接在输入端和上拉节点之间，对上拉节点进行充电；输出模块，连接在上拉节点、第一时钟信号端和输出端之间，被配置将第一时钟信号端接入的第一时钟信号输出到输出端；上拉节点复位模块，连接在复位端、下拉节点和上拉节点之间，被配置为对上拉节点进行复位；输出复位模块，连接在第二时钟信号端、下拉节点和输出端之间，被配置为对输出端进行复位。根据本公开的移位寄存器单元、栅线驱动装置和用于该移位寄存器单元的驱动方法，可以减小GOA整体结构的尺寸，降低功耗，并且减少信号的延迟，改善信号波形，同时提高GOA电路整体的可靠性。

公开(公告)号：CN102782760B

公开(公告)日：2014-11-26

申请号：CN201080037671.5

申请日：2010-06-15

Applicant: 桑迪士克科技股份有限公司

Inventor： H.奇布冯戈兹 ,  堺学 ,  龟井辉彦

IPC: G11C7/10 ,  G11C11/56

CPC classification number: G11C11/5642 ,  G11C7/103 ,  G11C7/1036 ,  G11C19/00

Abstract: 使用存储器单元的阵列的选择电路来保持存储器单元的读数据或写数据。在第一组实施例中，具有阵列的列的阶的移位寄存器串具有以环形式布置的列。例如，随着指针在第一方向上跨越阵列而移动，可以访问每隔一个列或列组，且随着指针在另一方向上往回移动，访问另一半的列。另一组实施例将这些列划分为两个组，且使用一对交织指针，以一半的速度为时钟，一个用于每组列。为了控制该两组的访问，每组被连接到对应的中间数据总线。然后，该中间数据总线被附接到组合的数据总线，以全速为时钟。

公开(公告)号：CN103890857A

公开(公告)日：2014-06-25

申请号：CN201180074427.0

申请日：2011-10-27

Applicant: 惠普发展公司 ,  有限责任合伙企业

Inventor： 马修·D·皮克特 ,  R·斯坦利·威廉姆斯 ,  吉尔贝托·M·里贝罗

IPC: G11C19/00 ,  G11C7/10

CPC classification number: G06F5/08 ,  G11C7/1012 ,  G11C7/1036 ,  G11C19/00 ,  G11C19/28 ,  G11C21/00

Abstract: 可移位的存储器采用环形寄存器来移位在该可移位的存储器内的环形寄存器中存储的数据字的连续子集。可移位的存储器包括具有内置字级移位能力的存储器。该存储器包括存储数据字的多个环形寄存器。数据字的连续子集是可在该存储器内在多个环形寄存器中的多组环形寄存器之间从第一位置向第二位置移位的。该数据字的连续子集具有小于该存储器的总大小的大小。当移位该连续子集时，该存储器仅移位在该连续子集内存储的数据字。

公开(公告)号：CN103003882A

公开(公告)日：2013-03-27

申请号：CN201180035143.0

申请日：2011-05-31

Applicant: 阿尔特拉公司

Inventor： R·芬格

IPC: G11C7/10 ,  G11C7/22 ,  H03K19/173

CPC classification number: G11C7/222 ,  G11C7/1036 ,  G11C7/1078 ,  G11C7/1093

Abstract: 一种装置包括耦合到电子设备的接口电路。接口电路使用选通信号来提供与电子设备的源同步通信。接口电路被配置成门控选通信号以便与电子设备成功通信。

公开(公告)号：CN100465854C

公开(公告)日：2009-03-04

申请号：CN200610142107.5

申请日：2006-09-30

Applicant: 三洋电机株式会社

Inventor： 德永哲也 ,  新井启之 ,  木村毅

IPC: G06F1/04 ,  G06F5/01

CPC classification number: G11C7/02 ,  G11C7/1036 ,  G11C7/1078 ,  G11C7/1087

Abstract: 本发明提供一种串行数据输入系统，能够抑制消耗电流的增加以及电源噪声的增加，并且，能够容易地实施时钟偏移的防止对策。包括：移位寄存器(31)，其对被串行传输的显示数据与时钟(SCL)同步进行移位；数据输入时钟计数器(40)，其对时钟(SCL)进行计数，在该计数次数变为(8、16、24)时，输出对应的时钟计数信号(BIT8、BIT16、BIT24)；和寄存器(32A、32B、32C)，其根据时钟计数信号(BIT8、BIT16、BIT24)，并行地一并存储在移位寄存器(31)中所保持的数据。

公开(公告)号：CN1945489A

公开(公告)日：2007-04-11

申请号：CN200610142107.5

申请日：2006-09-30

Applicant: 三洋电机株式会社

Inventor： 德永哲也 ,  新井启之 ,  木村毅

IPC: G06F1/04 ,  G06F5/01

CPC classification number: G11C7/02 ,  G11C7/1036 ,  G11C7/1078 ,  G11C7/1087

Abstract: 本发明提供一种串行数据输入系统，能够抑制消耗电流的增加以及电源噪声的增加，并且，能够容易地实施时钟偏移的防止对策。包括：移位寄存器(31)，其对被串行传输的显示数据与时钟(SCL)同步进行移位；数据输入时钟计数器(40)，其对时钟(SCL)进行计数，在该计数次数变为(8、16、24)时，输出对应的时钟计数信号(BIT8、BIT16、BIT24)；和寄存器(32A、32B、32C)，其根据时钟计数信号(BIT8、BIT16、BIT24)，并行地一并存储在移位寄存器(31)中所保持的数据。

公开(公告)号：CN1902713A

公开(公告)日：2007-01-24

申请号：CN200480039299.6

申请日：2004-12-20

Applicant: 桑迪士克股份有限公司

Inventor： 劳尔-安德里安·切尔内亚 ,  李彦

IPC: G11C29/00

CPC classification number: G11C7/1036 ,  G11C29/848

Abstract: 本发明揭示一种其中可去除存储器单元阵列中的不良列的非易失性存储器。根据本发明的另一方面，可用替代冗余列来取代所述已去除的列。这两个过程都以外部透明的方式在所述存储器上执行，且因此不需要由所述存储器附着的主机或控制器在外部进行管理。所述不良列的详细目录可保留在所述存储器上。电源开启时，不良列列表用于熔断所述不良列。所述存储器也可含有可用于取代所述不良列的若干冗余列。