리소스 관리 시스템, 리소스 관리 방법 및 리소스 관리프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
    312.
    发明公开
    리소스 관리 시스템, 리소스 관리 방법 및 리소스 관리프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 失效
    资源管理系统,资源管理方法和具有资源管理能力的计算机可读记录介质

    公开(公告)号:KR1020060088470A

    公开(公告)日:2006-08-04

    申请号:KR1020050120756

    申请日:2005-12-09

    Abstract: 본 발명은 소프트웨어의 개발을 용이하게 하는 것과 함께 안정성이 높은 소프트웨어를 개발하는 데에 매우 적합한 리소스 관리 시스템을 제공한다.
    호스트 단말(100)은, 개별 기능 모듈(130)이 호스트 단말(100)에서 사용하는 리소스의 양을 측정하고, 측정한 리소스의 양을 네트워크 프린터에서 사용하는 리소스의 양으로 환산하며, 개별 기능 모듈(130)로부터 상한값을 취득하고, 환산한 리소스의 양 및 취득한 상한값에 기초하여 개별 기능 모듈(130)이 사용하는 리소스의 양이 상한에 도달한 것을 나타내는 로그 정보를 생성한다. 또한, 각 개별 기능 모듈(130)별로 환산한 리소스의 양 및 취득한 상한값에 기초하여 그 개별 기능 모듈(130)이 사용하는 메모리량, 및 공통 기능 모듈(120)이 그 개별 기능 모듈(130)의 실행에 사용하는 메모리량 및 기동하는 클래스수를 제한한다.

    시스템 이벤트 로그시 이벤트 체인화 방법
    313.
    发明公开
    시스템 이벤트 로그시 이벤트 체인화 방법 无效
    在系统事件日志中链接事件的方法

    公开(公告)号:KR1020060054026A

    公开(公告)日:2006-05-22

    申请号:KR1020050097199

    申请日:2005-10-14

    CPC classification number: G06F11/3476 G06F2201/86

    Abstract: 본 발명은 컴퓨터 시스템의 하드웨어와 소프트웨어의 이벤트를 기록하는 방법 및 시스템에 대한 것이다.
    전형적으로는 시스템 관리 소프트웨어의 일부를 구성하는 이벤트 로거는 일차 이벤트 레코드 및 이차 이벤트 레코드를 모두 기록한다. 이차 이벤트 레코드는 일차 이벤트 레코드의 데이터 공간이 일차 이벤트를 적절하게 기술하기에 불충분한 경우에 사용된다. 이차 이벤트 레코드의 데이터 필드는 레코드를 이차 이벤트로 지정하고, 이벤트에 대한 부가적인 데이터를 포함한다.

    시스템 및 기업 이벤트의 근본 원인을 상관시키고결정하는 방법 및 시스템
    314.
    发明公开
    시스템 및 기업 이벤트의 근본 원인을 상관시키고결정하는 방법 및 시스템 无效
    关联和确定系统和企业事件根本原因的方法和系统

    公开(公告)号:KR1020040062528A

    公开(公告)日:2004-07-07

    申请号:KR1020047000159

    申请日:2002-07-08

    Abstract: 기업 구성 요소들의 복잡한 시스템을 관리하는 것을 단순화하기 위한 방법, 시스템, GUI, API, 컴퓨터 판독 가능 기록 매체, 및 자료 구조가 제공된다. 본 컴퓨터 실행 가능 방법은 기업 이벤트의 근본 원인을 상관시키고 결정하는 단계를 포함한다. 따라서, 기업 구성 요소 관리는 근본 원인 이벤트로부터 징후적인 이벤트를 자동적으로 구별함으로써 단순화되며, 이는 적시에 적절한 유지 조치를 취하는 것을 용이하게 한다. 본 시스템은 이벤트를 수신하고 상관시키며 그러한 수신된, 상관된 이벤트들의 시간 관련 세트로부터 근본 원인 이벤트를 진단하기 위한 컴퓨터 기반 시스템을 제공한다. 본 시스템은 이벤트를 수신하고 저장하며 상관시키기 위한 컴퓨터 구성 요소와 그러한 이벤트 및 관련되는 상관 규칙을 분석하기 위한 근본 원인 결정기를 포함한다.

    알피씨 기반 분산처리 프로그램의 통신 이벤트/메시지 추적 방법
    315.
    发明授权
    알피씨 기반 분산처리 프로그램의 통신 이벤트/메시지 추적 방법 失效
    基于RPC的分布式程序的通信事件跟踪

    公开(公告)号:KR100249797B1

    公开(公告)日:2000-03-15

    申请号:KR1019970067117

    申请日:1997-12-09

    CPC classification number: G06F11/3636 G06F11/3466 G06F2201/86

    Abstract: 본 발명은 분산 프로세스간의 RPC통신 사실을 실시간으로 추적하고 통신내용을 파악하여 분산프로그램의 디버깅을 할 수 있도록 하는 RPC기반 분산처리 프로그램의 통신 이벤트/메시지 추적 방법에 관한 것이다.
    이와같은 본 발명은 프로그램간의 통신 상황을 모니터링할 수 있음으로써 첫째, 특정 통신이벤트가 발생한 시점에서 프로그램을 정지시키기, 둘째, 통신이벤트 수신측 프로그램을 수신시점에서 세우고 디버깅하기, 세째, 통신메시지나 RPC의 경우 매개변수의 값을 확인하기, 넷째, 통신이벤트들의 순서와 상호관계를 검사하기 등의 통신프로그램을 디버깅하는 대표적인 행위를 실행하여 통신과 관련한 프로그램 논리를 효율적으로 조사할 수 있는 효과가 있다.

    램을 기초로 하는 이벤트 계수 장치 및 그 계수 방법
    316.
    发明授权
    램을 기초로 하는 이벤트 계수 장치 및 그 계수 방법 失效
    基于RAM的事件计数器方法和设备

    公开(公告)号:KR100155368B1

    公开(公告)日:1998-12-15

    申请号:KR1019900018301

    申请日:1990-11-13

    Abstract: 복수개의 시스템 이벤트의 발생 횟수를 계수하고 계수값이 증분되는 순서를 우선순위로 선정하는 본 시스템은, 각각의 신호가 시스템 이벤트와 관련된 복수개의 데이타신호(15)를 수신한다. 데이타신호(15)는 저장 레지스터(16)내에 저장된다. 메모리 디바이스(12)는 복수개의 계수값을 저장하며, 이곳에는 하나의 계수값이 계수될 각각의 시스템 이벤트와 연관되어있다. 각각의 계수값은 미리 선택된 메모리 기억장소에 저장된다. 저장 레지스터(16)도 레지스터(16)내에 저장된 신호(15)를 갱신시키도록 피드백 신호(32)를 수신한다. 저장 레지스터(16)는, 우선순위 디코더(14)는 우선순위 신호(32)를 발생시켜서, 호출될 계수값이 저장되는 메모리 디바이스(12)내의 기억장소를 어드레스시킨다. 어드레스된 계수값(62)은 증분기(22)에 입력되고, 증분기에서는 이것이 증분되고, 증분된 계수값은 메모리 디바이스(12)내에 저장된다. 시스템은 또한 메모리 디바이스(12)를 어드레스시키는데 사용되는 어드레스신호(92)를 선택하는 멀티플렉서(90) 및, 선택된 어드레스신호(92) 또는 호출될 계수값(62)을 각각 저장하는 임시 저장 디바이스(80,100)를 포함할 수도 있다.

    집적 회로용 검사 장치 및 검사 방법
    317.
    发明授权
    집적 회로용 검사 장치 및 검사 방법 失效
    一体化电路的合格测试体系结构

    公开(公告)号:KR100150459B1

    公开(公告)日:1998-12-01

    申请号:KR1019900001473

    申请日:1990-02-07

    Inventor: 리디.훼셀

    Abstract: A boundary test architecture for use in an integrated circuit (10) comprises input and output test registers (12, 22) having functions controlled by an event qualifying module (EQM) (30). The EQM (30) receives a signal from the output test register (22) indicating that a matching condition has been met. In response to a matching condition, EQM (30) may control the input and output test registers (12, 22) to perform a variety of tests on the incoming and outgoing data. During testing, the internal logic (20) may continue to operate at-speed, thereby allowing the test circuitry to detect faults which would not otherwise be discoverable. A memory buffer (64) may be included to store a plurality of input data for test data.

Patent Agency Ranking