公开(公告)号：CN118191747A

公开(公告)日：2024-06-14

申请号：CN202311720199.0

申请日：2023-12-14

Applicant: 非盈利IMEC荷兰

Inventor： C·马歇尔 ,  E·阿莱布斯 ,  宋旼泳 ,  E·贝希瑟姆

IPC: G01S7/28 ,  G01S13/08

Abstract: 提供了一种用于生成超宽带信号的方法(100)。该方法包括以下步骤：生成(101)包括主脉冲和前驱脉冲的至少一个超宽带脉冲包络，前驱脉冲与主脉冲相比长度更短且振幅更低；以及在振幅上调制(102)载波信号，使得包络对应于该至少一个超宽带脉冲包络，并且使得主脉冲内的载波信号相对于前驱脉冲内的载波信号相移。

公开(公告)号：CN118157673A

公开(公告)日：2024-06-07

申请号：CN202311638472.5

申请日：2023-12-01

Applicant: 非盈利IMEC荷兰

Inventor： S·范德文 ,  刘耀鸿 ,  何禹铭

IPC: H03M1/12

Abstract: 提供了一种用于模数转换器ADC中的预测式电平交叉LC的方法。该方法包括将在第一采样时段期间采样的第一输入信号与上阈值电平和下阈值电平之一进行比较以确定在所述第一采样时段内是否发生电平交叉的步骤。将所述两个阈值电平中的哪一个阈值电平与所述第一输入信号进行比较是基于如下的：在第一采样时段紧前的先前采样时段期间是否发生电平交叉，以及这两个阈值电平中的哪一者与在所述先前采样时段期间采样的先前输入信号进行了比较。

公开(公告)号：CN118112286A

公开(公告)日：2024-05-31

申请号：CN202311619915.6

申请日：2023-11-29

Applicant: IMEC 非营利协会

Inventor： T·汉切尔 ,  徐秀梅

IPC: G01Q70/16 ,  G01Q70/08 ,  G01Q70/06

Abstract: 本发明的一个方面涉及用于生产包括适于在扫描探针显微镜(SPM)中使用的多个尖端的基板的方法，其中作为第一步骤，生产或提供包括多个纳米尺寸的尖端的基板，多个纳米尺寸的尖端优选地布置成规则阵列并且以纳米尺寸的间隙分隔开。掩模被施加到该基板，该掩模包括多个掩模部，其中每个掩模部覆盖至少一个尖端，之后该基板相对于掩模部经受蚀刻工艺。在去除掩模部之后，该方法产生包括多个基座的基板，每个基座在其上表面上具有至少一个纳米尖端，并且以适合于执行给定类型的SPM测量的距离间隔开。在第二方面中，本发明还涉及在对适当小尺寸的样品进行的SPM测量中使用包括不位于相应基座的顶部上的多个纳米尺寸的尖端的基板。

公开(公告)号：CN118053740A

公开(公告)日：2024-05-17

申请号：CN202311511867.9

申请日：2023-11-14

Applicant: IMEC 非营利协会

Inventor： 曾文德 ,  S·库比西克 ,  陶铮 ,  李伟健 ,  李若愚

IPC: H01L21/033 ,  H01L21/3213 ,  H01L21/28 ,  H01L29/66

Abstract: 该方法应用三个硬掩模(4，6，16)的组合和掩模材料(5，15)的沉积，连同两个间隔物(8，18)的使用，来将经图案化特征(3a‑3g)之间的距离限定为低至几纳米。该方法的步骤被配置成在目标层(3)上产生最终硬掩模图案，其中最终硬掩模随后在单个蚀刻步骤中被转移到目标层，使得目标层被形成在其上的表面在所述最终转移之前不受任何工艺步骤的影响。这确保了图案特征下方的区域不受诸如等离子体蚀刻之类的工艺步骤的影响。因此，该方法非常适合于产生适用于量子点器件的紧密间隔开的特征的图案。

公开(公告)号：CN117936383A

公开(公告)日：2024-04-26

申请号：CN202311329180.3

申请日：2023-10-13

Applicant: IMEC 非营利协会

Inventor： 曾文德 ,  H·梅尔腾斯 ,  Z·托克 ,  堀口直人

IPC: H01L21/336 ,  H01L23/522 ,  H01L29/78

Abstract: 根据一方面，提供了一种用于将埋入式接线和源极/漏极体进行互连的方法，该方法包括：在基板上形成鳍结构，鳍结构包括至少一个沟道层；在鳍结构旁边延伸的沟槽中形成埋入式接线，其中埋入式接线由第一绝缘层结构封盖；通过外延在该至少一个沟道层上形成源极/漏极体；在第一绝缘层结构中形成通孔洞，以暴露埋入式接线的上表面；在通孔洞中形成金属通孔；在第一绝缘层结构上形成第二绝缘层结构，其中在第二绝缘层结构中限定触点开口以暴露源极/漏极体和金属通孔的上部通孔部分；以及在触点开口中、在上部通孔部分和源极/漏极体上形成源极/漏极触点，从而将埋入式接线和源极/漏极体互连。

公开(公告)号：CN110896049B

公开(公告)日：2024-04-26

申请号：CN201910814542.5

申请日：2019-08-30

Applicant: IMEC 非营利协会

Inventor： A·M·沃克 ,  L·维特斯 ,  N·瓦尔登 ,  R·兰格 ,  B·库纳特

IPC: H01L21/762

Abstract: 一种用于形成半导体结构的方法，所述方法包括：a)提供硅基材(1)，其具有分别属于第一基材区域(13)和第二基材区域(14)的第一平坦顶表面(11)和第二平坦顶表面(12)，第一平坦顶表面(11)低于第二顶表面(12)，由此形成划分第一基材区域(13)和第二基材区域(14)的台阶(15)，b)在第二基材区域(14)中至少局部地形成一个或多个硅半导体器件，并且在第一基材区域(13)中至少局部地形成一个或多个III‑V半导体器件。

公开(公告)号：CN117858495A

公开(公告)日：2024-04-09

申请号：CN202311301612.X

申请日：2023-10-09

Applicant: IMEC 非营利协会 ,  鲁汶天主教大学

Inventor： F·卡特霍尔 ,  D·B·阿布迪

IPC: H10B10/00 ,  G11C11/41

Abstract: 根据一方面，提供了一种3D IC，包括：多个垂直堆叠的器件层级，每一器件层级包括SRAM电路，每一SRAM电路包括SRAM位单元，其中位单元堆叠在彼此顶部以限定位单元的堆叠，并且其中每一位单元包括第一传输晶体管和第二传输晶体管、第一上拉晶体管和第一下拉晶体管、以及第二上拉晶体管和第二下拉晶体管。SRAM电路具有相同布局，并且每一SRAM电路包括：形成位单元的晶体管的有源半导体图案的单个有源层以及水平地布线的导线的单个布线层，该单个布线层包括连接到SRAM电路的位单元的互补的一对第一位线和第二位线、限定SRAM电路的位单元的晶体管的栅极的栅极线、以及形成SRAM电路的位单元的互连的接线。

公开(公告)号：CN117316875A

公开(公告)日：2023-12-29

申请号：CN202310644065.9

申请日：2023-06-01

Applicant: IMEC ,  非营利协会

Inventor： H·梅尔腾斯 ,  S·苏布兰马尼安

IPC: H01L21/8238

Abstract: 本公开涉及一种用于形成包括多个包含底部晶体管器件和顶部晶体管器件的堆叠式晶体管器件的半导体器件的方法，包括：在基板上形成多个平行鳍结构；形成跨鳍结构的牺牲栅极；通过外延形成每一底部晶体管器件的底部源极/漏极主体；形成覆盖底部源极/漏极主体的底部虚设接触层；通过外延在底部虚设接触层上形成每一顶部晶体管器件的顶部源极/漏极主体；在底部虚设接触层和顶部源极/漏极主体上沉积绝缘材料；通过替换金属栅极工艺用功能栅极堆叠来替换牺牲栅极；图案化延伸穿过绝缘材料的孔，每个孔暴露出底部虚设接触层的上表面部分；用一个或多个接触金属替换底部虚设接触层；以及经由孔来蚀刻出贯穿接触金属的切口。

公开(公告)号：CN110544716B

公开(公告)日：2023-12-01

申请号：CN201910445529.7

申请日：2019-05-27

Applicant: IMEC ,  非营利协会

Inventor： 赵明 ,  郭伟明

IPC: H01L29/06 ,  H01L29/20 ,  H01L29/201 ,  H01L29/207 ,  H01L21/02 ,  B82Y40/00

Abstract: 沟道层(300)，其设置在所述缓冲结构(200)上。根据本发明构思的一个方面，提供一种III‑N半导体结构，其包括：绝缘体上半导体基材述超晶格(230)包括至少一个第一超晶格块(231)和形成在所述第一超晶格块(231)上的第二超晶格块(232)，所述第一超晶格块(231)包括第一超晶格单元(231‑1,231‑2)的重复序列，每个第一超晶格单元(231‑1,231‑2)包括AlGaN层的堆叠，其中所述堆叠的相邻层具有不同的铝含量，所述第二超晶格块(232)包括第二超晶格单元(232‑1,232‑2)的重复序列，每个第二超晶格单元(232‑1,232‑2)包括AlGaN层的堆叠，其中所(100)；缓冲结构(200)，其包括超晶格(230)，所(56)对比文件徐峰.应变补偿AlInGaN超晶格材料研究与在光电子器件中的应用《.中国博士学位论文全文数据库》.2018,全文.Mickevicius，J等.Stimulated emissionin AlGaN/AlGaN quantum wells withdifferent Al content 《.APPLIED PHYSICSLETTERS》.2012,全文.

公开(公告)号：CN109473356B

公开(公告)日：2023-07-25

申请号：CN201811036797.5

申请日：2018-09-06

Applicant: IMEC 非营利协会

Inventor： A·维洛索 ,  G·埃内曼 ,  N·科拉尔特 ,  E·罗西尔

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/10 ,  H01L29/423 ,  H01L29/78

Abstract: 依据本发明概念的一个方面，提供一种形成垂直通道器件的方法，该方法包括：在基材(101)上形成包括第一柱部分(110)、第二柱部分(120)和第三柱部分(130)的垂直半导体柱(108)，其中第二柱部分(120)设置在第一柱部分(110)和第三柱部分(130)之间，并且其中第二柱部分(120)由与形成第一柱部分(110)的上部(110a)的材料不同、且与形成第三柱部分(130)的下部(130a)的材料不同的材料形成，在第一柱部分(110)的上部(110a)的周向表面上以及第三柱部分(130)的下部(130a)的周向表面(130aa)上形成间隔层(112、132)，以及形成嵌入第二柱部分(120)和所述上部(110a)和所述下部(130a)的栅极堆叠体(150)，其中间隔层(112、132)形成了栅极堆叠体(150)与所述上部(110a)之间以及栅极堆叠体(150)与所述下部(130a)之间的间隔部。