-
公开(公告)号:JP2017519310A
公开(公告)日:2017-07-13
申请号:JP2016575110
申请日:2015-06-25
Applicant: マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated , マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated
Inventor: ライオネル ポルトマン, , ライオネル ポルトマン, , アクセル ハイム, , アクセル ハイム, , アンドレアス ドルフナー, , アンドレアス ドルフナー, , クラウス カルトナー, , クラウス カルトナー,
CPC classification number: G06F3/047 , G06F3/044 , G06F2203/04103 , H03K17/962 , H03K2217/94094 , H03K2217/96023 , H03K2217/960765
Abstract: 入力デバイスは、容量感知のために構成される1つ以上の電極と、電子回路と、1つ以上の電極を電子回路と接続する1つ以上の伝導性フィードラインとを有し、本デバイスは、電極のうちの少なくとも1つから、関連付けられたフィードラインを通して受信される信号を、別の電極からの少なくとも1つの他の信号の関数として増加または減少させるように構成される。関連付けられたフィードラインは、少なくとも部分的に、別の電極と並列にルーティングされる。
-
公开(公告)号:JP2017518564A
公开(公告)日:2017-07-06
申请号:JP2016564183
申请日:2015-05-18
Applicant: マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated , マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated
Inventor: アティシュ ゴーシュ, , アティシュ ゴーシュ, , ドナルド エル. パーキンス, , ドナルド エル. パーキンス,
IPC: G06F3/00
CPC classification number: G06F13/4022 , G06F13/4027 , G06F13/4282 , G06F2213/0042 , Y02B60/1228 , Y02B60/1235 , Y02D10/14 , Y02D10/151
Abstract: 複数のUSBポートを備えているUSBハブ論理を備えている、USBハブ集積回路デバイス。少なくとも1つのポートは、一対の双方向伝送チャネルを備え、少なくとも1つのポートに対して、2つの物理層が並列に提供され、各物理層は、1つの双方向伝送チャネルに関連付けられ、USBハブ論理はさらに、論理条件に応じて、各ポートに対する該物理層のうちの1つを選択するように構成されている。一実施形態において、少なくとも1つのポートは、USB3準拠ポートである。
-
公开(公告)号:JP2017516212A
公开(公告)日:2017-06-15
申请号:JP2016564191
申请日:2015-05-18
Applicant: マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated , マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated
Inventor: カビンドラ クマール, , カビンドラ クマール, , ジャヤバサンス ベサマニッカム, , ジャヤバサンス ベサマニッカム, , アルン クリシュナン ムンダン ビラカス, , アルン クリシュナン ムンダン ビラカス,
IPC: G06F13/10
CPC classification number: G06F13/102 , G06F13/4282
Abstract: ホストデバイスと複数の周辺デバイスとの間で通信するためのシステム、デバイスおよび方法。通信は、ホストによってサポートされる単一インターフェースを利用する。ホストは、複数のクラスドライバおよびミニポートドライバを含む。クラスドライバの各々は、1つ以上の周辺デバイスに関連付けられた機能性を実装する。各ミニポートドライバは、インターフェースを提供し、このインターフェースによって、1つ以上のクラスドライバは、クラスプロトコルを使用して、1つ以上の周辺デバイスと通信し、ミニポートドライバは、ホストによってサポートされている単一ホストインターフェースを通して通信する。内蔵コントローラは、周辺デバイスのそれぞれのネイティブバスプロトコルを使用して、複数の周辺デバイスとインターフェース接続し、単一ホストインターフェースを使用して、複数のミニポートドライバとインターフェース接続する。
-
34.
公开(公告)号:JP2017500750A
公开(公告)日:2017-01-05
申请号:JP2016542679
申请日:2014-12-23
Applicant: マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated , マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated
Inventor: ジョセフ ディー. フェルナンデス, , ジョセフ ディー. フェルナンデス, , エクガチャイ ケンガナンタノン, , エクガチャイ ケンガナンタノン, , グレッグ ペルザノウスキー, , グレッグ ペルザノウスキー, , タラポン スーントルンビパルト, , タラポン スーントルンビパルト, , オリバー ムブタス, , オリバー ムブタス,
IPC: H01L23/50
CPC classification number: H01L23/49582 , H01L21/4821 , H01L21/561 , H01L21/565 , H01L21/6836 , H01L23/3107 , H01L23/3121 , H01L23/49503 , H01L23/49541 , H01L24/29 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/85 , H01L24/92 , H01L24/97 , H01L2221/68327 , H01L2223/54486 , H01L2224/2919 , H01L2224/32245 , H01L2224/45144 , H01L2224/45147 , H01L2224/45565 , H01L2224/45664 , H01L2224/48091 , H01L2224/48106 , H01L2224/48177 , H01L2224/48247 , H01L2224/48639 , H01L2224/48839 , H01L2224/49 , H01L2224/73265 , H01L2224/85439 , H01L2224/92247 , H01L2224/97 , H01L2924/01047 , H01L2924/14 , H01L2924/181 , H01L2224/83 , H01L2224/85 , H01L2924/00012 , H01L2924/00 , H01L2924/00014
Abstract: 集積回路デバイスを製造するための方法が、開示される。リードフレームが、集積回路ダイを受容するように構成されるダイ支持面積と、ダイ支持面積に隣接する複数のリードフレームフィンガであって、それぞれ、フィンガ先端面積をリードフレームフィンガの一端に含む、リードフレームフィンガとを有するように提供される。リードフレームは、リードフレームの1つまたはそれを上回る面積が被覆され、リードフレームの1つまたはそれを上回る面積が暴露されるようにマスクされ、リードフレームフィンガ毎に、個別のフィンガ先端面積の第1の領域は、マスキングによって被覆され、個別のフィンガ先端面積の第2の領域は、暴露される。
Abstract translation: 公开了一种用于制造集成电路器件的方法。 引线框架,用于一个模具支承区以接收集成电路管芯,多个邻近模具引线框架的指状件在所述引线框架的指状件一端支撑区域,分别包括指尖区域,铅 它提供一种具有框架的手指。 引线框架是一种或涂层面积超过引线框架的被掩蔽为一个或多个用于大于所述引线框架被暴露,对于每个引线框手指,个体指尖区域 1个区域由掩蔽覆盖,单独的指尖区域的第二区域中,露出。
-
公开(公告)号:JP2016521008A
公开(公告)日:2016-07-14
申请号:JP2016512060
申请日:2014-05-02
Applicant: マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated , マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated
Inventor: ペイ−ミン ダニエル チョウ, , ペイ−ミン ダニエル チョウ, , ヨン−リン コク, , ヨン−リン コク, , ジン ズー, , ジン ズー, , スティーブン シェル, , スティーブン シェル,
IPC: H01L21/337 , H01L21/338 , H01L21/822 , H01L21/8232 , H01L27/04 , H01L27/06 , H01L27/095 , H01L29/778 , H01L29/808 , H01L29/812
CPC classification number: H01L27/0292 , H01L27/0207 , H01L27/0248 , H01L27/0605 , H01L27/0629 , H01L29/778
Abstract: 少なくとも1つのダイオードおよび2つの抵抗器が、コンパクトな静電放電(ESD)保護構造を備える、多重ゲートショットキー空乏モード電界効果トランジスタ(FET)。本ESD保護構造は、典型的複数のダイオードESD素子より小さい面積内にレイアウトされることができる。多重ゲートFETは、種々のタイプの高電子移動度トランジスタ(HEMT)素子、例えば、(シュードモルフィック型)pHEMT、(メタモルフィック型)mHEMT、誘導HEMTを備えてもよい。ショットキー電界効果素子の複数のゲートは、ESD保護素子に続く回路の保護のためのESDトリガおよび電荷排出経路を形成するために使用される。単一および二重極性ESD保護素子は両方とも、その入力−出力回路の保護のために、集積回路ダイ上に提供されてもよい。
Abstract translation: 至少一个二极管和两个电阻,紧凑的静电放电(ESD),其包括保护结构,多栅极肖特基耗尽型场效应晶体管(FET)。 此ESD保护结构可以在一个典型的多二极管ESD器件中面积小进行布局。 多栅极FET是各种类型的高电子迁移率晶体管(HEMT)的设备,例如,(假晶型)的pHEMT,可以提供(变质型)MHEMT,感应HEMT。 多个栅极肖特基场效应器件的用于形成用于以下的ESD保护器件的保护电路的ESD触发和收费放电通道。 单,双极性的ESD保护器件中,输入 - 保护输出电路,可以设置在集成电路管芯。
-
公开(公告)号:JP2015531957A
公开(公告)日:2015-11-05
申请号:JP2015532159
申请日:2013-09-18
Applicant: マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated , マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated
Inventor: デイビッド フランシス ミエトゥス, , デイビッド フランシス ミエトゥス,
CPC classification number: G11C16/26 , G11C7/06 , G11C7/062 , G11C7/14 , G11C16/24 , G11C16/28 , G11C2013/0057
Abstract: いかなるメモリセルもアサートされていないビット線上に出現する電流は、VDD電位でビット線と電力供給部との間に接続されるゲート−ドレイン短絡PMOSプルアップデバイスにバイアスをかけるように読取が行われる前のビット線事前充電時間中に使用されてもよい。このPMOSプルアップデバイスのゲートに接続される静電容量は、いったん事前充電時間が完了すると、ドレインが切断されるときに、結果として生じたゲート−ソース電圧を「格納する」ために使用されてもよい。いったん読取動作が開始すると、「格納された」結果として生じたゲート−ソース電圧を有する、PMOSプルアップデバイスの電流は、その読取動作中にビット線に接続されるアサートされたメモリセルの状態を感知するための基準として、再利用される。
Abstract translation: 电流上的任何存储器单元的位线出现未被断言,栅极连接在位线和VDD电位的电源单元之间 - 的读数进行以偏置漏极短路PMOS上拉器件 可在所述位线的前部中使用的预充电时间。 连接到PMOS上拉器件的栅极电容,一旦预充电时间结束时,当漏极被切断,所得到的栅极 - 源极用电压施加到“存储” 它可能是。 一旦读操作开始时,在栅极发生为“存储”的结果 - 源极电压时,PMOS上拉器件的电流,在读取操作期间连接到所述位线的断言存储器单元的状态 如用于感测和重复使用的参考。
-
公开(公告)号:JP2015516100A
公开(公告)日:2015-06-04
申请号:JP2015511624
申请日:2013-05-07
Applicant: マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated , マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated
Inventor: ケビン キルザー, , ケビン キルザー, , ジャスティン ミルクス, , ジャスティン ミルクス, , スンダール バラスブラマニアン, , スンダール バラスブラマニアン, , トーマス エドワード ペルム, , トーマス エドワード ペルム, , クシャラ ジャバガル, , クシャラ ジャバガル,
IPC: G06F11/28
CPC classification number: G01R31/3177 , G06F11/3636 , G06F11/3648
Abstract: デバッグ能力を伴うプロセッサデバイスは、中央処理ユニットと、トレースモジュールおよび外部インターフェースを含む、デバッグ回路網とを有し、トレースモジュールは、実行された命令に関する情報を含む、トレースストリームを生成し、トレースストリームは、外部インターフェースを通して出力され、トレースモジュールはさらに、トリガ信号を検出し、検出の際にトレースパケットを生成されたトレースストリーム内に挿入するように動作可能である。
Abstract translation: 处理器装置具有调试功能,包括中央处理单元,所述跟踪模块和外部接口,和调试电路,跟踪模块包含与该执行命令的信息,产生一个跟踪流,跟踪流 是通过外部接口输出时,跟踪模块还检测到触发信号时,是可操作的将被插入到在检测到产生的跟踪流跟踪数据包。
-
公开(公告)号:JP2015512086A
公开(公告)日:2015-04-23
申请号:JP2014555690
申请日:2013-01-31
Applicant: マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated , マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated
Inventor: スティーブン ボーリング, , スティーブン ボーリング, , ジェイムズ イー. バートリン, , ジェイムズ イー. バートリン,
CPC classification number: H03K5/00 , G04F10/005 , G04F10/105 , G06F1/02 , G06F3/00 , G06F13/24 , G06F15/00 , G06F17/50
Abstract: マイクロコントローラは、入力捕捉周辺機器を有し、入力捕捉周辺機器は、メモリ内に関連付けられたタイマのタイマ値を格納するように構成され、入力捕捉周辺機器は、入力捕捉機能がアクティブ化されるかどうかを制御する、ゲーティング入力を有する。ゲーティング入力は、内部または外部信号と結合されるようにプログラム可能である。入力捕捉周辺機器は、プログラム可能に、マイクロコントローラの別の周辺機器に結合され、別の周辺機器をゲーティングすることができる第1のゲーティング出力を備える。
Abstract translation: 该微控制器具有输入捕获的外围设备,输入获取外围设备被配置为存储与所述存储器相关联的定时器的定时值,对输入获取外设输入捕获功能被激活 它控制是否具有门控输入。 选通输入是可编程的,以被耦合与内部或外部的信号。 输入获取外设可编程地耦合到微控制器的不同的外设包括一个第一门控输出的另一外围设备可以被选通。
-
39.
公开(公告)号:JP2015509335A
公开(公告)日:2015-03-26
申请号:JP2014553394
申请日:2013-01-17
Applicant: マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated , マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated
Inventor: ジェイムズ ケー. ラッセル, , ジェイムズ ケー. ラッセル,
IPC: H03K17/687
CPC classification number: H03K19/0013 , H03K17/002 , H03K17/6872 , H03K17/6877 , H03K19/0005 , H03K19/0941 , H03K2217/0054
Abstract: 少なくとも1つのアナログ信号適合可能相補型金属酸化物半導体(CMOS)スイッチ回路が、デジタル論理回路とともに、集積回路内に組み込まれる。集積回路はさらに、アナログ信号、例えば、オーディオ、ビデオ、シリアル通信等を切り替えるための少なくとも1つのアナログ信号適合可能CMOSスイッチの動作を制御するために、デジタルプロセッサおよびメモリ、例えば、マイクロコントローラ、マイクロプロセッサ、デジタル信号プロセッサ(DSP)、プログラマブル論理アレイ(PLA)、特定用途向け集積回路(ASIC)等を備えてもよい。少なくとも1つのアナログ信号適合可能CMOSスイッチは、論理「0」または論理「1」のいずれかの単一デジタル制御信号によって制御される第1の状態および第2の状態(例えば、「オン」または「オフ」の単投、あるいはaまたはbに共通の双投)を有してもよい。
Abstract translation: 至少一个模拟信号兼容的互补金属氧化物半导体(CMOS)开关电路,与数字逻辑电路在集成电路中被结合。 集成电路进一步模拟信号,例如,音频,视频,以控制至少一个模拟信号的兼容CMOS开关,用于切换所述串行通信等,数字处理器和存储器中,例如,微控制器的操作中,一个微处理器 ,数字信号处理器(DSP),可编程逻辑阵列(PLA),可包括一个专用集成电路(ASIC)或类似物。 至少一个模拟信号兼容的CMOS开关,由逻辑“0”或逻辑中的任一个数字控制信号控制的第一和第二状态“1”(例如,“上”或“ 断“的单掷,或者它可具有在a或b的共同双掷)。
-
公开(公告)号:JP2015507287A
公开(公告)日:2015-03-05
申请号:JP2014555689
申请日:2013-01-31
Applicant: マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated , マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated
Inventor: スティーブン ボーリング, , スティーブン ボーリング, , ブラント アイビー, , ブラント アイビー,
IPC: G06F15/78
Abstract: マイクロコントローラは、クロック信号によって駆動されるタイムベース(110)を有し、タイムベースは、リセット入力と、コンパレータ(140)と結合された出力とを有する。コンパレータはさらに、レジスタ(150)と結合され、タイムベースがレジスタ値と一致する場合、同期出力(sync out)信号を発生させるように動作可能である。マイクロコントローラはさらに、コンパレータから同期出力信号を受信し、さらに、タイムベース以外のユニットによって発生される少なくとも1つのイベント信号を受信する第1のマルチプレクサ(250)を有し、第1のマルチプレクサは、タイムベース同期出力信号(260)として、同期出力信号または少なくとも1つのイベント信号のいずれかを選択するように動作可能である。
Abstract translation: 微控制器具有由时钟信号驱动的时基(110),所述时基具有复位输入,以及与所述比较器(140)的输出。 该比较器还耦合与所述寄存器(150)中,如果在时基寄存器值相匹配,它是可操作的,以产生输出的同步(同步输出)信号。 微控制器叶此外,比较器骂同步输出信号禾接收,进一步,Niyotte生成基于时间的贻贝场单元为至少1个津市场事件信号WO接收到所述第一域多路复用器(250)を有,第一字段复用器叶, 作为时基同步输出信号(260)可操作以选择同步的输出信号中的一个或至少一个事件信号。
-
-
-
-
-
-
-
-
-