公开(公告)号：WO2002099802A1

公开(公告)日：2002-12-12

申请号：PCT/FR2002/001836

申请日：2002-05-31

Applicant: STMICROELECTRONICS S.A. ,  GRAFFOULIERE, Philippe

Inventor： GRAFFOULIERE, Philippe

IPC: G11B20/12

CPC classification number: G11B27/24 ,  G11B7/007 ,  G11B7/00745 ,  G11B20/10009 ,  G11B20/1403 ,  G11B27/19 ,  G11B27/3027 ,  G11B2220/20

Abstract: Pour indiquer sur un support d'information (9), un secteur référencé par un mot binaire (16) constitué d'un nombre M de premiers multiplets comprenant chacun un nombre L de bits, le procédé comprend des actions consistant à graver sur le support d'information localement à ce secteur, une succession de M deuxièmes multiplets correspondant chacun à un premier multiplet, chaque deuxième multiplet étant égal à un vecteur de N composantes, chacune de valeur +1 ou -1, tel que N = 2 L -1 et tel que le produit scalaire dudit vecteur par tout autre vecteur auquel est égal un autre deuxième multiplet, est au plus égal à +1. Le support d'information (9) est par exemple un disque optique.

Abstract translation: 本发明涉及一种用于在数据介质（9）上指示由包括每个L个位数的M个多重位组成的二进制字（16）引用的扇区的方法，包括在所述数据介质上本地对数据介质进行雕刻的操作 扇区，连续的M个多重对应每个到第一多重位，每个第二多重峰等于N个分量的向量，每个值为+1或-1，使得N = 2L 并且使得通过任何其它向量等于另一第二多重峰的向量的标量积不大于+ 1。数据介质（9）例如是光盘。

公开(公告)号：WO2002082449A1

公开(公告)日：2002-10-17

申请号：PCT/FR2002/001193

申请日：2002-04-04

Applicant: STMICROELECTRONICS S.A. ,  BARDOUILLET, Michel ,  WUIDART, Luc

Inventor： BARDOUILLET, Michel ,  WUIDART, Luc

IPC: G11C5/00

CPC classification number: G11C5/00 ,  G11C8/20 ,  H03K5/15 ,  H03K5/15066

Abstract: L'invention concerne un circuit (1) de stockage d'un code binaire (B 1 , B 2 , ..., B i-1 , B i , ..., B n-1 , B n ) dans une puce de circuit intégré, comportant une borne (2) d'entrée d'application d0un signal (E) de déclenchement d'une lecture du code, des bornes (3 1 , 3 2 , ..., 3 i-1 , 3 i , ..., 3 n-1 , 3 n ) de sortie propres à délivrer lidit code binaire, des premiers chemins électriques (P 1 , P 2 , ..., P i , ..., P n ) reliant individuellement ladite borne d'entrée à chaque borne de sortie, chaque chemin apportant un retard fixé à la fabrication du circuit intégré, et des moyens (4, 5 1 , 5 2 , ..., 5 i , ..., 5 n ) de prise en compte simultanée des états binaires présents en sortie des chemins électriques.

Abstract translation: 本发明涉及一种用于在集成电路芯片中存储二进制码（B1，B2，Bi-1，Bi，Bn-1，Bn）的电路（1），包括输入端（2）施加信号（E ）触发读取代码，用于传送所述二进制代码的输出端子（31,32，，3i-1,3i，... 3n-1,3n），分别连接的第一电路（P1，P2，，Pi，Pn） 所述输入端子连接到每个输出端子，每个路径在集成电路的制造中输入固定的延迟;以及同时对存在于电路径的输出中的二进制状态进行积分的装置（4,51,52,5i，...）。

公开(公告)号：WO2002082389A2

公开(公告)日：2002-10-17

申请号：PCT/FR2002/001190

申请日：2002-04-04

Applicant: STMICROELECTRONICS S.A. ,  LIARDET, Pierre-Yvan ,  WUIDART, Luc ,  GUETTE, François

Inventor： LIARDET, Pierre-Yvan ,  WUIDART, Luc ,  GUETTE, François

IPC: G07F7/10

CPC classification number: G07F7/127 ,  G06F21/73 ,  G06F21/75 ,  G06Q20/341 ,  G06Q20/4097 ,  G07F7/08 ,  G07F7/082 ,  G07F7/1008 ,  G07F7/12 ,  H01L23/544 ,  H01L23/57 ,  H01L2223/5444 ,  H01L2223/54473 ,  H01L2924/0002 ,  H04L9/0866 ,  H04L9/3278 ,  H01L2924/00

Abstract: L'invention concerne un procédé et un circuit d'extraction d'une donnée secrète (s) dans un circuit intégré participant à une procédure d'authentification au moyen d'un dispositif externe tenant compte de cette donnée secrète, la donnée secrète étant générée sur demande et rendue éphémère.

Abstract translation: 本发明涉及一种用于从认证过程中涉及的集成电路提取秘密数据的方法和电路。 至少部分地从连接到集成电路芯片的生产的物理参数的网络获得秘密数据。 所述秘密数据是根据要求产生的并且是短暂的。

公开(公告)号：WO2002073783A3

公开(公告)日：2002-09-19

申请号：PCT/FR2002/000842

申请日：2002-03-08

Applicant: STMICROELECTRONICS S.A. ,  PERON, Benoît

Inventor： PERON, Benoît

IPC: H02M3/155

Abstract: L'invention concerne un circuit (10) d'aide à la commutation d'un convertisseur à découpage qui comprend un premier élément inductif (L0) de stockage d'énergie en série avec une diode de roue libre (DL) et un interrupteur (K), et un deuxième élément inductif (L) de contrôle du di/dt à la fermeture de l'interrupteur, le circuit d'aide à la commutation comportant un circuit magnétique (11) dont un enroulement principal est formé, au moins partiellement, par le premier élément inductif (L0), des moyens (L1, D1, L2, D2) pour décharger le deuxième élément inductif à l'ouverture et à la fermeture de l'interrupteur, et des moyens (L2, D2) pour transférer l'énergie correspondant à la fermeture audit enroulement principal.

公开(公告)号：WO2002063822A1

公开(公告)日：2002-08-15

申请号：PCT/FR2002/000454

申请日：2002-02-06

Applicant: STMICROELECTRONICS S.A. ,  ROMAIN, Fabrice ,  TEGLIA, Yannick

Inventor： ROMAIN, Fabrice ,  TEGLIA, Yannick

IPC: H04L9/06

CPC classification number: H04L9/0625 ,  G06F2207/7219 ,  H04L9/003 ,  H04L2209/046 ,  H04L2209/08 ,  H04L2209/24

Abstract: L'invention concerne un procédé sécurisé de calcul cryptographique pour fournir une donnée de sortie (MS) à partir d'une donnée d'entrée (ME) et d'une clé secrète (K 0 ), le procédé comprenant plusieurs étapes de calcul de clé (ET2), chacune fournissant une clé dérivée actualisée (M' 1 , M' I ) à partir d'une clé dérivée précédemment calculée selon une loi de calcul de clé connue, la première clé dérivée actualisée (M' 1 ) étant obtenue à partir de la clé secrète (K 0 ). Selon l'invention, le procédé comprend également une étape de masquage (ET1), effectuée avant une première étape de calcul de clé (ET2), pour masquer la clé secrète (K 0 ) de sorte que la clé dérivée actualisée (M' 1 , M' I ) soit différente à chaque mise en oeuvre du procédé. Applications de type bancaire ou plus généralement de type transfert sécurisé.

Abstract translation: 本发明涉及一种用于密码计算的安全方法，用于从输入（ME）和秘密密钥（K0）提供输出（MS），所述方法包括几个密钥计算步骤（ET2），每个提供更新的导数密钥（M' 1，M'2）从先前根据已知密钥计算定律计算的导数密钥，从秘密密钥（K0）获得的第一更新导数密钥（M'1）。 本发明的特征在于，该方法还包括在第一密钥计算步骤（ET2）之前执行的屏蔽步骤（ET1），以掩蔽秘密密钥（K0），使得更新的导数密钥（M'1，M' i）在方法的每个实现方面是不同的。 本发明适用于银行交易或更一般的安全转移操作。

公开(公告)号：WO2010066451A1

公开(公告)日：2010-06-17

申请号：PCT/EP2009/008891

申请日：2009-12-11

Applicant: STMICROELECTRONICS S.A. ,  CARPENTIER, Jean-François ,  BAR, Pierre ,  VOLATIER, Alexandre

Inventor： CARPENTIER, Jean-François ,  BAR, Pierre ,  VOLATIER, Alexandre

IPC: H03H9/58

CPC classification number: H03H9/584 ,  H03H9/0095 ,  H03H9/588 ,  H03H9/589 ,  H03H9/60 ,  Y10T29/42

Abstract: Filtering circuit with coupled resonators comprising : - a substrate (100); an acoustic mirror (101) or a membrane destined to act as a mechanical support of acoustic resonators and to isolate these resonators from the substrate; - a first section (LEFT) comprising an upper resonator (120) and a lower resonator (110) coupled to each other by means of at least one acoustic coupling layer (130), the said upper and lower resonators constituting a first section (Al ); - a second section (RIGHT) comprising an upper resonator (220) and a lower resonator (210) coupled to each other by means of at least one acoustic coupling layer (130), the said upper and lower resonators of the said second section constituting a second section (A2); and metallic vias implementing an inter stage connection between the lower resonator of a section and the upper resonator of the other section.

Abstract translation: 具有耦合谐振器的滤波电路，包括： - 衬底（100）; 声反射镜（101）或旨在用作声谐振器的机械支撑并将这些谐振器与基板隔离的膜; - 第一部分（LEFT），包括通过至少一个声耦合层（130）彼此耦合的上谐振器（120）和下共振器（110），所述上和下谐振器构成第一部分（Al ）; - 第二部分（RIGHT），包括通过至少一个声耦合层（130）彼此耦合的上谐振器（220）和下共振器（210），所述第二部分的所述上和下谐振器构成 第二部分（A2）; 以及实现部分的下部谐振器与另一部分的上部谐振器之间的级间连接的金属通孔。

公开(公告)号：WO2006120315A1

公开(公告)日：2006-11-16

申请号：PCT/FR2006/000901

申请日：2006-04-21

Applicant: STMICROELECTRONICS S.A. ,  BANCEL, Fédéric ,  HELY, David

Inventor： BANCEL, Fédéric ,  HELY, David

IPC: G01R31/317 ,  G01R31/3185

CPC classification number: G01R31/318536 ,  G01R31/31719

Abstract: L'invention concerne un circuit électronique comprenant une pluralité de cellules configurables (2a, ..., 2Y, 2z) configurées, par un circuit de commande tel qu'un contrôleur d'accès (CTAP) lorsqu'il reçoit un signal de commande de mode (TEST_MODE) : soit dans un état fonctionnel dans lequel les cellules configurables sont fonctionnellement reliées à des cellules logiques (10 à 15) avec lesquelles elles coopèrent pour former au moins un circuit logique, si le signal de commande de mode est dans un premier état (inactif) ; soit dans un état chaîné dans lequel les cellules configurables sont fonctionnellement connectées en chaîne pour former un registre à décalage, si le signal de commande de mode est dans un deuxième état (actif). Un circuit selon l'invention comprend également un circuit de détection agencé pour produire un signal d'état (ETAT) actif s'il détecte un état chaîné des cellules configurables alors que le circuit de commande reçoit le signal de commande de mode dans le premier état.

Abstract translation: 本发明涉及一种电子电路，包括当接收到模式控制信号（TEST_MODE）时由诸如访问控制器（CTAP）的控制电路配置的多个可配置单元（2a，...，2Y，2z）： 功能条件，其中当模式控制信号处于第一（不工作）状态或处于链状态时，可配置单元可操作地连接到逻辑单元（10至15），与逻辑单元协作以形成至少一个逻辑电路 其中当模式控制信号处于第二（可操作）状态时，其中可配置单元可操作地连接在链中以形成移位寄存器。 根据本发明的电路还包括检测电路，用于在控制电路在第一状态下接收模式控制信号时在可配置单元中检测到链接条件时产生操作状态信号（ETAT）。

公开(公告)号：WO2005091144A2

公开(公告)日：2005-09-29

申请号：PCT/FR2005/000358

申请日：2005-02-16

Applicant: STMICROELECTRONICS S.A. ,  HUMEAU, Gérard ,  MARBOT, Roland

Inventor： HUMEAU, Gérard ,  MARBOT, Roland

IPC: G06F11/30

CPC classification number: G06F11/3636

Abstract: Un procédé de surveillance de l’exécution d’un programme par un processeur (14) comprend des opérations de collecte et de transmission de données de surveillance. Les données de surveillance sont sérialisées avant d’être transmises, puis restituées au sein d’un dispositif de mise au point du programme. Une même unité de cadencement (170) est utilisée pour sérialiser une partie au moins des données de surveillance et pour cadencer une autre sérialisation de données. L’autre sérialisation de données peut concerner des données produites par l’exécution du programme, ou une autre partie des données de surveillance.

Abstract translation: 用于监视处理器（14）的程序执行的本发明的方法在于收集和发送监视数据。 所述监视数据在传输之前被序列化，然后在程序执行装置中重构。 相同的时钟脉冲单元（170）用于串行化监视数据的至少一部分，并且用于计时可以与由程序执行产生的数据或监视数据的另一部分相关的另一数据序列化。

公开(公告)号：WO2003069656A1

公开(公告)日：2003-08-21

申请号：PCT/FR2003/000445

申请日：2003-02-11

Applicant: STMicroelectronics S.A. ,  WUIDART, Luc ,  MALHERBE, Alexandre ,  BARDOUILLET, Michel

Inventor： WUIDART, Luc ,  MALHERBE, Alexandre ,  BARDOUILLET, Michel

IPC: H01L21/02

CPC classification number: H01L28/20

Abstract: L'invention concerne un procédé et dispositif de dimi­nution irréversible de la valeur d'une résistance intégrée en silicium polycristallin, consistant à soumettre temporairement la résistance à un courant de contrainte supérieur à un courant (Im) pour lequel la valeur de la résistance présente un maximum.

Abstract translation: 本发明涉及用于一体化多晶硅电阻器的值的不可逆降低的方法和装置。 本发明的方法在于使电阻器暂时受到大于电阻值最大的电流（Im）的应力电流。

公开(公告)号：WO2003069631A3

公开(公告)日：2003-08-21

申请号：PCT/FR2003/000447

申请日：2003-02-11

Applicant: STMicroelectronics S.A. ,  BARDOUILLET, Michel ,  RIZZO, Pierre ,  MALHERBE, Alexandre ,  WUIDART, Luc

Inventor： BARDOUILLET, Michel ,  RIZZO, Pierre ,  MALHERBE, Alexandre ,  WUIDART, Luc

IPC: G11C17/14

Abstract: L'invention concerne une cellule mémoire d'une valeur binaire, comportant deux branches parallèles comprenant chacune au moins une résistance de programmation (Rpl, Rp2) en silicium polycristallin connectée entre une première borne (1) d'alimentation et un point ou borne de lecture différentielle (4, 6) de l'état de la cellule, et au moins un premier interrupteur (MNP1, MNP2) reliant, lors d'une programmation, une desdites bornes de lecture à une deuxième borne (2) d'alimentation.