-
公开(公告)号：CN114242129A
公开(公告)日：2022-03-25
申请号：CN202111058694.0
申请日：2021-09-08
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 一种存储设备包括：存储单元阵列；以及发送器，其中，发送器包括脉冲幅度调制(PAM)编码器，被配置为根据从存储单元阵列读取的数据来生成基于PAM‑n的第一输入信号，其中n是大于或等于4的整数；前置驱动器，被配置为：基于第一输入信号并基于校准码信号来生成第二输入信号，并使用第一电源电压来输出第二输入信号；以及驱动器，被配置为：响应于第二输入信号，使用低于第一电源电压的第二电源电压，输出PAM‑n DQ信号。
-
公开(公告)号：CN114204938A
公开(公告)日：2022-03-18
申请号：CN202111027549.6
申请日：2021-09-02
Applicant: 三星电子株式会社
IPC: H03L7/24 , H03L7/099 , G11C11/4076
Abstract: 一种注入锁定振荡器(ILO)电路包括：注入电路，所述注入电路接收具有相位差的输入信号，并基于每个输入信号与输出端处的振荡信号之间的电压电平差来提供分别与所述输入信号相对应的注入信号；以及多相信号输出电路，所述多相信号输出电路在从所述输入端接收到所述注入信号时提供多相信号，这些信号之间的相位差被固定为预定相位差。
-
公开(公告)号：CN114121062A
公开(公告)日：2022-03-01
申请号：CN202110632473.3
申请日：2021-06-07
Applicant: 三星电子株式会社
Abstract: 公开了多电平信号接收器、存储器系统和电子设备。所述多电平信号接收器包括数据采样器电路和参考电压生成器电路。数据采样器电路包括将多电平信号与M‑1个参考电压进行比较的M‑1个感测放大器，多电平信号具有彼此不同的M个电压电平中的一个。数据采样器电路生成包括N个位的数据信号，M是大于2的整数，并且N是大于1的整数。参考电压生成器电路为生成所述M‑1个参考电压。所述M‑1个感测放大器中的至少两个感测放大器具有不同的感测特性。
-
公开(公告)号：CN110795370A
公开(公告)日：2020-02-14
申请号：CN201910671518.0
申请日：2019-07-24
Applicant: 三星电子株式会社
IPC: G06F13/16 , G06F12/0866
Abstract: 本公开涉及包括非易失性存储器件的半导体存储器模块。该半导体存储器模块包括：数据缓冲器，所述数据缓冲器与外部设备交换第一数据信号；非易失性存储器件，所述非易失性存储器件分别通过数据线连接到所述数据缓冲器；以及控制器，所述控制器连接到所述数据线。所述控制器从所述外部设备接收地址、命令和控制信号，并且根据所述地址、所述命令和所述控制信号，所述控制器通过第一控制线控制所述数据缓冲器并且通过第二控制线控制所述非易失性存储器件。
-
公开(公告)号：CN103295640A
公开(公告)日：2013-09-11
申请号：CN201310060187.X
申请日：2013-02-26
Applicant: 三星电子株式会社
CPC classification number: G11C17/18 , G11C5/04 , G11C11/40 , G11C17/16 , G11C29/04 , G11C29/44 , G11C29/76 , G11C29/78 , G11C29/789 , G11C2029/4402
Abstract: 一种能够挽救封装之后出现的缺陷特性的存储器件包括：包括多个存储单元的存储单元阵列和包括至少一个反熔丝的反熔丝电路单元。反熔丝电路单元在所述至少一个反熔丝中存储存储单元阵列的缺陷单元地址，并将该缺陷单元地址读到外部源。反熔丝电路单元在所述至少一个反熔丝中存储缺陷特性码，其中缺陷特性码与该存储器件的时间参数配置、刷新配置、输入/输出（I/O）触发电压配置和数据训练配置的至少一者有关，并向外部源输出该缺陷特性码。
-
Patent Agency Ranking
公开(公告)号：CN103021446A
公开(公告)日：2013-04-03
申请号：CN201210357106.8
申请日：2012-09-21
Applicant: 三星电子株式会社
CPC classification number: G11C7/1057 , G11C7/1084 , H03K19/0005
Abstract: 本发明涉及操作存储器件的方法及执行该方法的装置。根据示范性实施例，一种用于操作存储器件的方法包括：通过片上终端（ODT）引脚接收ODT信号；以及根据ODT信号，发出命令或者控制ODT电路。
-
公开(公告)号：CN1538698B
公开(公告)日：2010-06-16
申请号：CN200410028269.7
申请日：2004-03-10
Applicant: 三星电子株式会社
Inventor： 崔桢焕
CPC classification number: G11C7/222 , G06F13/4291 , G11C7/1006 , G11C7/22
Abstract: 本发明涉及半导体存储器件，以及更具体地说，涉及用于半导体存储器件的接口系统。接口包括能响应第一和第二时钟，分别将第一和第二输入信号编码为多位符号信号的发射机，所述第一时钟与所述第二时钟异相。以及能响应第三和第四时钟，通过解码所述符号信号，分别生成第一和第二输出信号的接收机。示例说明和描述了其他实施例。
-
公开(公告)号：CN1523761A
公开(公告)日：2004-08-25
申请号：CN200410005406.5
申请日：2004-02-18
Applicant: 三星电子株式会社
Inventor： 崔桢焕
IPC: H03K19/0185 , H03K17/22
CPC classification number: H04L25/028 , H03K19/00323 , H04L25/0298
Abstract: 开放漏极型输出缓冲器包括，第一驱动器和至少一个(1)至少一个次级驱动器以及(2)至少一个三级驱动器。该第一驱动器选择性地根据输入数据将输出结点向着低电压拉。该次级和三级驱动器具有第一和第二状态。每个次级和三级驱动器在第一状态中将输出结点拉向低电压，并且在第二状态中将输出结点拉向低电压。控制电路，当包括次级驱动器的时候，控制次级驱动器，以便当已经确定已经产生了至少两个连续的低电压输出数据的时候次级驱动器处于第二状态。该控制电路，当包括三级驱动器的时候，控制三级驱动器，以便当确定了从稳定的高电压输出数据向低电压输出数据转换的时候，三级驱动器处于第一状态。
-
公开(公告)号：CN1497413A
公开(公告)日：2004-05-19
申请号：CN03159821.8
申请日：2003-09-25
Applicant: 三星电子株式会社
Inventor： 崔桢焕
CPC classification number: H04L5/1423 , H04L25/061
Abstract: 公开了一种用于检测位于具有两个节点的双向数据通道上的数据的数据检测器。数据通道上的数据是置于两个节点的数据通道上的数据的组合。在第一节点的数据检测器将从数据通道接收的数据与多个基准电压进行比较。哪个基准电压用于比较是由在第一节点的数据通道上的数据的状态而定。通过将来自数据通道的数据与不只一个基准电压进行比较，能检测到具有约50％的摆幅容限的数据，以致其比传统电路更少受噪声、功率或其他干扰的影响。还公开了用于检测数据的方法。
-
公开(公告)号：CN118351900A
公开(公告)日：2024-07-16
申请号：CN202410030298.4
申请日：2024-01-09
Applicant: 三星电子株式会社
IPC: G11C7/22
Abstract: 提供了正交误差校正电路和具有其的存储器装置。存储器装置包括：时钟接收器，其接收外部时钟信号；发送器，其并行地接收第一至第N数据并且基于包括不同相位的第一至第N时钟信号顺序地输出第一至第N数据；正交误差校正电路，其校正第一至第N时钟信号之间的偏斜，其中，外部时钟信号包括与第一至第N时钟信号相同的频率，并且正交误差校正电路选择性地接收第一至第N时钟信号中的第一时钟信号，基于相对于第一时钟信号的延迟操作产生包括与第一时钟信号的相位不同的相位的第二时钟信号，并且通过执行基于第一时钟信号和第二时钟信号产生的第一至第N时钟信号之间的相位比较来校正第一至第N时钟信号之间的偏斜。
-
-
-
-
-
-
-
-
-
Search Results
110
records
(took 0.034 seconds)
