公开(公告)号：CN115295521A

公开(公告)日：2022-11-04

申请号：CN202210387423.8

申请日：2022-04-13

Applicant: 三星电子株式会社

Inventor： 任忠彬 ,  金知晃 ,  沈钟辅

IPC: H01L23/498 ,  H01L23/31 ,  H01L25/18

Abstract: 提供了半导体封装结构、半导体封装件和堆叠半导体封装件，所述半导体封装结构包括：封装基板；半导体芯片，所述半导体芯片位于所述封装基板上并且电连接到所述封装基板；中介基板，所述中介基板位于所述封装基板和所述半导体芯片上方，其中，所述中介基板包括从所述中介基板的下表面向里凹入的腔，其中，至少从俯视图看，所述半导体芯片设置在所述腔内；以及粘合层，所述粘合层设置在所述腔的内部和外部，其中，所述粘合层形成在所述半导体芯片的上表面和侧表面上，或者形成在所述半导体芯片的所述侧表面上。

公开(公告)号：CN107564894B

公开(公告)日：2021-06-15

申请号：CN201710513118.8

申请日：2017-06-29

Applicant: 三星电子株式会社

Inventor： 金知晃 ,  沈钟辅 ,  韩相旭 ,  赵汊济 ,  张根豪

IPC: H01L25/065

Abstract: 本发明公开了一种制造半导体封装的方法，该方法包括：形成至少两个部分封装芯片叠层，每个部分封装芯片叠层包括每个包含多个基板通孔(TSV)的至少两个半导体芯片，并包括围绕所述至少两个半导体芯片的侧表面的第一模制层；以及在垂直于封装基板的顶表面的方向上在封装基板上顺序地安装所述至少两个部分封装芯片叠层，使得所述至少两个部分封装芯片叠层包括第一部分封装芯片叠层和直接连接到第一部分封装芯片叠层的第二部分封装芯片叠层。

公开(公告)号：CN107708303B

公开(公告)日：2021-05-07

申请号：CN201710470178.6

申请日：2017-06-20

Applicant: 三星电子株式会社

Inventor： 沈钟辅 ,  韩相旭 ,  崔允硕 ,  金知晃

IPC: H05K1/18 ,  H01L25/065 ,  H01L23/538

Abstract: 本发明提供了一种印刷电路板，该印刷电路板包括：衬底基板，其包括彼此间隔开的至少两个芯片附着区；多个上焊盘，它们布置在衬底基板的所述至少两个芯片附着区中；容腔，其与所述至少两个芯片附着区中的每一个的一部分重叠并且在衬底基板的上表面中凹进；以及至少一个间隔凹槽，其在衬底基板的上表面中凹进。所述至少一个间隔凹槽连接至容腔，并且在所述至少两个芯片附着区之间的区中延伸。

公开(公告)号：CN110718528A

公开(公告)日：2020-01-21

申请号：CN201910585222.7

申请日：2019-07-01

Applicant: 三星电子株式会社

Inventor： 金知晃 ,  金吉洙 ,  沈钟辅 ,  李章雨 ,  郑银姬

IPC: H01L23/498 ,  H01L23/488 ,  H01L23/49 ,  H01L21/60

Abstract: 一种半导体封装件包括：基板；安装在基板上的半导体芯片；位于半导体芯片上且包括再分布图案的中介层芯片；位于中介层芯片上的第一焊盘；位于中介层芯片上并且与第一焊盘间隔开的第二焊盘；以及电连接到第二焊盘和基板的接合线。第二焊盘通过再分布图案电连接到第一焊盘。中介层芯片的占用面积大于第一半导体芯片的占用面积。

公开(公告)号：CN107689367A

公开(公告)日：2018-02-13

申请号：CN201710605946.4

申请日：2017-07-24

Applicant: 三星电子株式会社

Inventor： 张根豪 ,  沈钟辅 ,  赵汊济

IPC: H01L25/18 ,  H01L23/498 ,  H01L23/488 ,  H01L21/60

CPC classification number: H01L25/0657 ,  H01L24/03 ,  H01L24/09 ,  H01L25/0652 ,  H01L25/50 ,  H01L2224/0912 ,  H01L2225/06513 ,  H01L2225/0652 ,  H01L2225/06524 ,  H01L2225/06544 ,  H01L2225/06555 ,  H01L23/49838 ,  H01L24/16 ,  H01L24/48 ,  H01L24/81 ,  H01L24/85 ,  H01L25/18 ,  H01L2224/16148 ,  H01L2224/48106 ,  H01L2224/48229 ,  H01L2224/81 ,  H01L2224/85

Abstract: 本申请公开了一种半导体封装件，包括：衬底，其包括外部连接端子和空腔；设置在空腔内的第一半导体芯片，第一半导体芯片包括第一焊盘和不同于第一焊盘的第二焊盘，第一焊盘和第二焊盘设置在第一半导体芯片的第一表面上；金属线，其设置在衬底和第一半导体芯片上，并且将第一半导体芯片的第一焊盘与衬底的外部连接端子电连接；设置在第一半导体芯片上的第二半导体芯片，第二半导体芯片包括设置在第二半导体芯片的面向第一半导体芯片的第二表面上的第三焊盘；以及连接端子，其将第一半导体芯片的第二焊盘与第二半导体芯片的第三焊盘电连接，连接端子不与金属线电连接。

公开(公告)号：CN107564894A

公开(公告)日：2018-01-09

申请号：CN201710513118.8

申请日：2017-06-29

Applicant: 三星电子株式会社

Inventor： 金知晃 ,  沈钟辅 ,  韩相旭 ,  赵汊济 ,  张根豪

IPC: H01L25/065

CPC classification number: H01L25/50 ,  H01L23/3185 ,  H01L24/05 ,  H01L24/16 ,  H01L24/17 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/0557 ,  H01L2224/13025 ,  H01L2224/16146 ,  H01L2224/17181 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2225/06596 ,  H01L2225/1023 ,  H01L2225/1058

Abstract: 本发明公开了一种制造半导体封装的方法，该方法包括：形成至少两个部分封装芯片叠层，每个部分封装芯片叠层包括每个包含多个基板通孔(TSV)的至少两个半导体芯片，并包括围绕所述至少两个半导体芯片的侧表面的第一模制层；以及在垂直于封装基板的顶表面的方向上在封装基板上顺序地安装所述至少两个部分封装芯片叠层，使得所述至少两个部分封装芯片叠层包括第一部分封装芯片叠层和直接连接到第一部分封装芯片叠层的第二部分封装芯片叠层。

公开(公告)号：CN101211809A

公开(公告)日：2008-07-02

申请号：CN200710305869.7

申请日：2007-12-28

Applicant: 三星电子株式会社

Inventor： 边鹤均 ,  宋炫静 ,  沈钟辅

IPC: H01L21/677 ,  H01L21/683 ,  H01L21/00 ,  H01L21/78

CPC classification number: H01L21/67132 ,  H01L21/6831 ,  H01L24/27 ,  H01L24/29 ,  H01L24/75 ,  H01L24/83 ,  H01L2224/75735 ,  H01L2224/83191 ,  H01L2924/14 ,  H01L2924/00

Abstract: 本发明提供了用于拾取半导体芯片的装置及拾取半导体芯片的方法。根据示例实施例，用于拾取半导体芯片的装置包括电磁夹头单元，电磁夹头单元被构造成在电磁夹头单元和磁性晶片粘合剂胶带之间选择性地产生引力，其中，磁性晶片粘合剂胶带设置在半导体芯片的表面上。该装置还包括附于电磁夹头单元的传送头单元，传送头单元被构造成通过驱动装置的驱动移动电磁夹头单元拾取的半导体芯片。