公开(公告)号：CN111146191A

公开(公告)日：2020-05-12

申请号：CN201910851819.1

申请日：2019-09-10

Applicant: 三星电子株式会社

Inventor： 张根豪 ,  白承德

IPC: H01L25/18 ,  H01L23/538 ,  H01L23/48 ,  H01L23/488 ,  H01L21/60

Abstract: 一种半导体封装件包括：基础晶圆，其包括第一衬底和延伸穿过第一衬底的至少一个第一贯通过孔电极；以及第一半导体芯片，其设置在基础晶圆上。第一半导体芯片包括第二衬底；以及延伸穿过第二衬底的至少一个第二贯通过孔电极。所述至少一个第二贯通过孔电极设置在所述至少一个第一贯通过孔电极上，以电连接到所述至少一个第一贯通过孔电极。所述至少一个第一贯通过孔电极在第一方向上的第一直径大于所述至少一个第二贯通过孔电极在第一方向上的第二直径。

公开(公告)号：CN110071075A

公开(公告)日：2019-07-30

申请号：CN201811144680.9

申请日：2018-09-28

Applicant: 三星电子株式会社

Inventor： 金泳龙 ,  白承德

IPC: H01L23/31 ,  H01L25/18

Abstract: 一种半导体封装包括：半导体芯片，其包括第一区域以及与第一区域间隔开的第二区域；多个连接凸块，设置在半导体芯片的第一区域下方；以及保护层，其覆盖第二区域中的半导体芯片的底表面，其中，保护层不覆盖第一区域中的半导体芯片的底表面，并且不设置在多个连接凸块之间。半导体封装的半导体芯片由保护层保护。

公开(公告)号：CN101425508A

公开(公告)日：2009-05-06

申请号：CN200810131010.3

申请日：2008-08-19

Applicant: 三星电子株式会社

Inventor： 姜善远 ,  白承德 ,  李钟周

IPC: H01L25/00 ,  H01L23/48

CPC classification number: H01L25/0657 ,  H01L2224/05573 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/15311

Abstract: 芯片堆叠封装包括利用粘着层作为中间媒介堆叠的多个芯片和穿过芯片形成以电连接芯片的贯通电极。贯通电极分作电源贯通电极、接地贯通电极或信号传递贯通电极。电源贯通电极和接地贯通电极由第一材料形成，例如铜，并且信号传递贯通电极由第二材料形成，例如掺杂有杂质的多晶硅。不考虑其电阻率，信号传递贯通电极可具有直径小于电源贯通电极和接地贯通电极横截面直径的横截面。

公开(公告)号：CN100397634C

公开(公告)日：2008-06-25

申请号：CN200510081767.2

申请日：2005-06-08

Applicant: 三星电子株式会社

Inventor： 白承德 ,  张东铉 ,  李钟周

IPC: H01L23/482 ,  H01L21/60 ,  H01L21/28

CPC classification number: H01L24/10 ,  H01L21/76802 ,  H01L23/3114 ,  H01L23/525 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05548 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/05099

Abstract: 公开了一种半导体器件封装，其包括衬底、在衬底的表面上方间隔开的第一和第二芯片焊盘和位于衬底的表面上方的绝缘层。所述绝缘层包括至少由下参考电势线支撑表面部分和上信号线支撑表面部分限定的阶梯状上表面，其中下参考电势线支撑表面部分处的绝缘层的厚度小于上信号线支撑表面部分处的绝缘层的厚度。所述封装还包括电连接到第一芯片焊盘并位于绝缘层的下参考电势支撑表面部分上的导电参考电势线，电连接到第二芯片焊盘并位于上信号线支撑表面部分上的导电信号线，以及分别电连接到导电参考电势线和导电信号线的第一和第二外部端子。

公开(公告)号：CN1722421A

公开(公告)日：2006-01-18

申请号：CN200510081767.2

申请日：2005-06-08

Applicant: 三星电子株式会社

Inventor： 白承德 ,  张东铉 ,  李钟周

IPC: H01L23/482 ,  H01L21/60 ,  H01L21/28

CPC classification number: H01L24/10 ,  H01L21/76802 ,  H01L23/3114 ,  H01L23/525 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05548 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/05099

Abstract: 公开了一种半导体器件封装，其包括衬底、在衬底的表面上方间隔开的第一和第二芯片焊盘和位于衬底的表面上方的绝缘层。所述绝缘层包括至少由下参考电势线支撑表面部分和上信号线支撑表面部分限定的阶梯状上表面，其中下参考电势线支撑表面部分处的绝缘层的厚度小于上信号线支撑表面部分处的绝缘层的厚度。所述封装还包括电连接到第一芯片焊盘并位于绝缘层的下参考电势支撑表面部分上的导电参考电势线，电连接到第二芯片焊盘并位于上信号线支撑表面部分上的导电信号线，以及分别电连接到导电参考电势线和导电信号线的第一和第二外部端子。