-
公开(公告)号：CN115548017A
公开(公告)日：2022-12-30
申请号：CN202210637775.4
申请日：2022-06-07
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体器件包括第一沟道和第二沟道、第一栅极结构和第二栅极结构、第一源/漏层和第二源/漏层、第一鳍间隔物和第二鳍间隔物、以及第一蚀刻停止图案和第二蚀刻停止图案。第一沟道竖直设置在衬底的第一区域上。第二沟道竖直设置在衬底的第二区域上。第一栅极结构形成在第一区域上并且覆盖第一沟道。第二栅极结构形成在第二区域上并且覆盖第二沟道。第一源/漏层和第二源/漏层分别接触第一沟道和第二沟道。第一鳍间隔物和第二鳍间隔物分别接触第一源/漏层和第二源/漏层的侧壁和上表面。第一蚀刻停止图案和第二蚀刻停止图案分别形成在第一鳍间隔物和第二鳍间隔物上，并且分别不接触第一源/漏层和第二源/漏层。
-
公开(公告)号：CN115394714A
公开(公告)日：2022-11-25
申请号：CN202111649326.3
申请日：2021-12-30
Applicant: 三星电子株式会社
Inventor： 金成玟
IPC: H01L21/8234
Abstract: 公开了一种包括栅极结构的半导体装置及形成其的方法。所述半导体装置包括限定在基底上的有源区。下栅极结构设置在有源区上并且与有源区交叉。上栅极结构设置在下栅极结构上并且具有与下栅极结构的宽度不同的宽度。一对源/漏区设置在与下栅极结构的相对侧相邻的有源区中。上栅极结构的中心从下栅极结构的中心偏移。
-
公开(公告)号：CN114759000A
公开(公告)日：2022-07-15
申请号：CN202111013538.2
申请日：2021-08-31
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/522
Abstract: 公开了一种半导体装置。所述半导体装置包括在基底上的多个有源区。栅电极在有源区上，并且与有源区交叉。多个源区/漏区在有源区上，使得源区/漏区与栅电极的相对侧相邻，并且栅电极在源区/漏区之间。分离结构在相邻的源区/漏区之间。分离结构包括绝缘图案和间隔层。绝缘图案包括第一侧表面和第二侧表面，第一侧表面和第二侧表面是绝缘图案的相对侧表面并且与分离的相应的源区/漏区相邻。间隔层在第一侧表面和第二侧表面上。绝缘图案的最上端比与第一侧表面和第二侧表面相邻的间隔层的第一上表面远离基底的下表面。
-
公开(公告)号：CN106158746B
公开(公告)日：2021-10-29
申请号：CN201610228203.5
申请日：2016-04-13
Applicant: 三星电子株式会社
IPC: H01L21/8234 , H01L21/762 , H01L27/088
Abstract: 提供了半导体器件及其形成方法。所述方法可以包括：通过刻蚀衬底形成第一深度的第一沟槽来形成鳍；在所述第一沟槽中形成第一器件隔离层；通过刻蚀所述第一器件隔离层和所述衬底，形成大于所述第一深度的第二深度的第二沟槽；在所述第二沟槽中形成第二器件隔离层；在所述鳍上形成多个虚设栅极；通过刻蚀所述虚设栅极中的至少一个以及所述鳍，形成小于所述第一深度的第三深度的第三沟槽；以及在所述第三沟槽中形成第三器件隔离层。
-
公开(公告)号：CN111799255A
公开(公告)日：2020-10-20
申请号：CN202010569036.7
申请日：2018-05-22
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/088 , H01L29/06 , H01L29/78 , H01L21/308 , H01L21/8234 , H01L21/336
Abstract: 本发明提供一种半导体器件。所述半导体器件包括：衬底；多个鳍，包括第一鳍、第二鳍、第三鳍、第四鳍及第五鳍，所述多个鳍中的每一个在第一方向上从所述衬底突出并在与所述第一方向交叉的第二方向上彼此间隔开；以及多个沟槽，包括第一沟槽、第二沟槽、第三沟槽及第四沟槽，所述多个沟槽中的每一个形成在所述多个鳍中的相邻的鳍之间，其中所述第一沟槽的第一宽度及所述第三沟槽的第三宽度的变化小于第一变化，其中所述第二沟槽的第二宽度及所述第四沟槽的第四宽度的变化小于第二变化，且其中所述第二变化大于所述第一变化。
-
Patent Agency Ranking
-
公开(公告)号：CN105810566B
公开(公告)日：2019-01-25
申请号：CN201610037020.5
申请日：2016-01-20
Applicant: 三星电子株式会社
IPC: H01L21/027
Abstract: 提供了半导体装置和制造半导体装置的方法，制造半导体装置的方法包括：在基底上顺序地堆叠硬掩模层、第一牺牲层和第二牺牲层；通过蚀刻第二牺牲层在第一牺牲层上形成第一芯轴；在第一芯轴的侧壁上形成第一间隔件；形成在已经去除第一芯轴的区域之外设置的光致抗蚀剂图案；通过使用第一间隔件和光致抗蚀剂图案作为各自的蚀刻掩模蚀刻第一牺牲层来形成第二芯轴和第三芯轴；在第二芯轴和第三芯轴的侧壁上形成第二间隔件和第三间隔件；通过蚀刻硬掩模层和基底的至少一部分来形成具有第一节距的第一有源图案和具有第二节距的第二有源图案；以及形成装置隔离层以使第一有源图案和第二有源图案的上部分突出。
-
公开(公告)号：CN108962973A
公开(公告)日：2018-12-07
申请号：CN201810496326.6
申请日：2018-05-22
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L21/336 , H01L29/78
Abstract: 本发明提供一种半导体器件。所述半导体器件包括：衬底；多个鳍，包括第一鳍、第二鳍、第三鳍、第四鳍及第五鳍，所述多个鳍中的每一个在第一方向上从所述衬底突出并在与所述第一方向交叉的第二方向上彼此间隔开；以及多个沟槽，包括第一沟槽、第二沟槽、第三沟槽及第四沟槽，所述多个沟槽中的每一个形成在所述多个鳍中的相邻的鳍之间，其中所述第一沟槽的第一宽度及所述第三沟槽的第三宽度的变化小于第一变化，其中所述第二沟槽的第二宽度及所述第四沟槽的第四宽度的变化小于第二变化，且其中所述第二变化大于所述第一变化。
-
公开(公告)号：CN108630684A
公开(公告)日：2018-10-09
申请号：CN201810243703.5
申请日：2018-03-23
Applicant: 三星电子株式会社
IPC: H01L27/092
Abstract: 本发明提供一种半导体器件，该半导体器件包括：沟道图案，设置在基板上；一对源极/漏极图案，设置在每个沟道图案的第一侧和第二侧；以及栅电极，设置在沟道图案周围，其中栅电极包括相邻的沟道图案之间的第一凹陷的顶表面，其中沟道图案与基板间隔开，并且其中栅电极设置在基板和沟道图案之间。
-
公开(公告)号：CN106356372A
公开(公告)日：2017-01-25
申请号：CN201610474846.8
申请日：2016-06-24
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
CPC classification number: H01L21/823871 , H01L21/823814 , H01L21/823821 , H01L27/0924 , H01L29/0847 , H01L29/1608 , H01L29/161 , H01L29/165 , H01L29/665 , H01L29/7848 , H01L2029/7858 , H01L27/0886 , H01L21/823431
Abstract: 本发明提供了一种半导体器件及其制造方法。所述半导体器件包括第一鳍式图案和第二鳍式图案，它们从场绝缘膜的上表面向上突出，并且在第一方向上延伸。栅极结构与第一鳍式图案和第二鳍式图案交叉。第一外延层在栅极结构的至少一侧上位于第一鳍式图案上，并且第二外延层在栅极结构的至少一侧上位于第二鳍式图案上。金属接触部分覆盖第一外延层的外周围表面和第二外延层的外周围表面。第一外延层接触第二外延层。
-
-
-
-
-
-
-
-
-
Search Results
96
records
(took 0.042 seconds)
