公开(公告)号：CN101572118B

公开(公告)日：2013-05-29

申请号：CN200910137861.3

申请日：2009-04-29

Applicant: 三星电子株式会社

Inventor： 金大贤 ,  朴光一 ,  金敬镐 ,  金贤真 ,  金惠兰

IPC: G11C11/4063 ,  G11C11/4076 ,  G11C11/409 ,  G11C11/4091 ,  G11C11/408

CPC classification number: G11C8/18 ,  G11C7/08 ,  G11C8/12 ,  G11C11/4076 ,  G11C11/4091

Abstract: 本发明提供了一种半导体存储器装置及其存取方法。示例实施例提供了一种半导体存储器装置，所述半导体存储器装置可以包括：单元阵列，设置为多个行和多个列；以及读出放大器，响应于与存取时间相对应的写命令和读命令对单元阵列进行写操作和读操作，存取时间的时段可以是可变的。读出放大器根据存取时间的时段来调节写入数据和读出数据的脉冲宽度。

公开(公告)号：CN101097777A

公开(公告)日：2008-01-02

申请号：CN200710128898.0

申请日：2007-03-08

Applicant: 三星电子株式会社

Inventor： 金敬镐 ,  张星珍 ,  金正烈 ,  金成勋

IPC: G11C11/409

CPC classification number: G11C7/1039 ,  G11C7/1045 ,  G11C7/1066 ,  G11C7/1078 ,  G11C7/22 ,  G11C8/18 ,  G11C11/4076 ,  G11C11/4087 ,  G11C11/4096

Abstract: 输入等待时间控制电路、半导体存储设备及方法。半导体存储设备包括：时钟缓冲器，基于外部时钟信号产生内部时钟信号；命令解码器，解码外部命令信号以产生写命令信号；输入等待时间控制电路，基于内部时钟信号、写命令信号和写等待时间信号以流水线模式选通地址信号，产生列地址信号和存储体地址信号。输入等待时间控制电路包括主电路，基于内部时钟信号、写命令信号和写等待时间信号产生列控制信号和第一写地址控制信号；至少一个列从电路，根据列控制信号、及第一、二写地址控制信号中的一个，以流水线模式选通第一地址信号，产生列地址信号；及至少一个存储体从电路，根据列控制信号、第一、二写地址控制信号中的一个，以流水线模式选通第二地址信号，产生存储体地址信号。

公开(公告)号：CN101026006A

公开(公告)日：2007-08-29

申请号：CN200610064485.6

申请日：2006-11-20

Applicant: 三星电子株式会社

Inventor： 金正烈 ,  张星珍 ,  金敬镐 ,  方参荣 ,  吴廉

IPC: G11C11/4063 ,  G11C11/4076 ,  G11C11/409

Abstract: 提供了一种等待时间控制电路及其方法和自动预充电控制电路及其方法。范例的等待时间控制电路可以包括：基于参考信号和内部时钟信号来激活至少一个主信号的主单元；和接收该至少一个主信号的多个从单元，多个从单元中的每一个接收多个信号并且至少部分地基于接收到的多个信号中的一个来输出一输出信号。范例的自动预充电控制电路可以包括：响应于内部时钟信号和写自动预充电命令信号而产生多个第一预充电命令延迟信号的预充电命令延迟单元，输出延迟的存储体地址信号的至少一个存储体地址延迟单元，以及基于延迟的存储体地址信号而向存储体输出预充电主信号的预充电主信号发生器。