-
公开(公告)号：CN108683536B
公开(公告)日：2021-01-12
申请号：CN201810480209.0
申请日：2018-05-18
Applicant: 东北大学
IPC: H04L12/24
Abstract: 本发明提供一种异步片上网络的可配置双模式融合通信方法及其接口，涉及数字集成电路技术领域。该通信方法为将片上网络中传递的数据分为控制类信息和数据类信息两大类；该通信接口包括模式控制器和可配置数据通信接口，模式控制器用于判断路由节点发送数据的类型为控制类信息还是数据类信息；可配置数据通信接口包括一个输入多路选择器模块、数据缓冲存储模块和一个输出多路选择器模块。本发明提供的异步片上网络的可配置双模式融合通信方法及其接口，根据是否需要跨岛通信，配置为同步或者异步通信方式，增加了基于电压频率岛的GALS片上网络中路由节点的通用性，并解决了现有异步FIFO通信机制FIFO深度小、数据传输通道单一等问题。
-
公开(公告)号：CN111079590A
公开(公告)日：2020-04-28
申请号：CN201911226415.X
申请日：2019-12-04
Applicant: 东北大学
Abstract: 本发明涉及无人驾驶车辆他车行为预测技术领域，提供一种无人驾驶车辆的周边车辆行为预判方法。首先获取目标车辆的轨迹数据和环境数据；然后对轨迹数据进行特征值添加及标准化处理，提取变道、直行轨迹数据并进行类别标注，随机提取长度为dk的时间段内的数据，构成第kLSTM数据集；接着对环境数据进行数据清洗，提取变道、直行环境数据，并进行类别标注，得到RF数据集；再构建并训练周边车辆行为预判的第kLSTM深度神经网络模型及随机森林模型，并结合随机森林模型和第1、2LSTM深度神经网络模型，对目标车辆进行行为预判；在预测出变道行为后，进行车辆轨迹预测。本发明能够提高无人驾驶车辆行为及轨迹预测的准确性及实时性。
-
Patent Agency Ranking
公开(公告)号：CN108170018B
公开(公告)日：2019-07-19
申请号：CN201711457112.X
申请日：2017-12-28
Applicant: 东北大学
IPC: G04F10/00
Abstract: 本发明提供一种门控环型时间数字转换器及时间数字转换方法，时间数字转换器包括：预处理模块、使能信号生成模块、快环、慢环、时间比较器模块、慢环计数器、快环计数器、慢环边缘检测模块、快环边缘检测模块、快环计数器寄存器、慢环计数器寄存器、时间比较器寄存器和复位信号处理模块。快环和慢环的延迟时间不同，两个待测信号分别在快环和慢环中传播，每经过一组延迟单元，两信号的时间间隔减小一个单元的延迟差。当终止信号追上起始信号时，根据记录的终止信号到来时起始信号在慢环中的传播圈数和终止信号追上起始信号时起始信号在慢环中的传播圈数，以及时间比较器模块输出高电平时的位置，即可计算出两个待测信号的时间间隔。
-
公开(公告)号：CN106603442B
公开(公告)日：2019-06-25
申请号：CN201611153386.5
申请日：2016-12-14
Applicant: 东北大学
IPC: H04L12/933 , H04L12/935
Abstract: 一种片上网络的跨时钟域高速数据通信接口电路，挂载到片上网络的路由节点上，包括以下三个模块：输入多路选择器模块、数据缓冲存储模块和输出多路选择器模块；所述的输入多路选择器模块的输出端连接到数据缓冲存储模块的输入端，数据缓冲存储模块的输出端连接到输出多路选择器模块的输入端。所述的数据缓冲存储模块，包括多个基于令牌环的环形异步FIFO，所述的多个基于令牌环的环形异步FIFO的输入端并联连接到输入多路选择器模块的输出端，所述的多个基于令牌环的环形异步FIFO的输出端并联连接到输出多路选择器模块的输入端。在电路结构中，将经过数据缓冲存储模块的高速数据码流连续地进行运算与处理，实现数据码流的无缝缓冲与传输。
-
公开(公告)号：CN109921794A
公开(公告)日：2019-06-21
申请号：CN201910169013.4
申请日：2019-03-06
Applicant: 东北大学
Abstract: 本发明公开了一种迟滞可变的异步过电平采样模数转换器，包括：预处理模块、比较器模块、计数器模块、数模转换器模块、计时器模块和数据寄存器模块；根据输入信号的特征，采集信号时能有效的避免噪声影响，有效信号来临时，迟滞消失避免错过有效信号的采集，在一定时间内，若没有信号输入，则迟滞出现，避免噪声干扰，一级电阻式的模数转换器电路，采用首部电阻串单元、多个中间电阻串单元和尾部电阻串单元结构，在无有效信号时或一段时间内没有信号输入，比较器Ⅰ和比较器Ⅱ有各自的向上和向下的迟滞，当有效信号来临时,比较器Ⅰ、比较器Ⅱ无迟滞电压，很好的采集到有效信号，减少有效信号来临后，迟滞导致的有效信号采集缺失。
-
公开(公告)号：CN108683536A
公开(公告)日：2018-10-19
申请号：CN201810480209.0
申请日：2018-05-18
Applicant: 东北大学
IPC: H04L12/24
CPC classification number: H04L41/145
Abstract: 本发明提供一种异步片上网络的可配置双模式融合通信机制及其接口，涉及数字集成电路技术领域。该通信机制为将片上网络中传递的数据分为控制类信息和数据类信息两大类；该通信接口包括模式控制器和可配置数据通信接口，模式控制器用于判断路由节点发送数据的类型为控制类信息还是数据类信息；可配置数据通信接口包括一个输入多路选择器模块、数据缓冲存储模块和一个输出多路选择器模块。本发明提供的异步片上网络的可配置双模式融合通信机制及其接口，根据是否需要跨岛通信，配置为同步或者异步通信方式，增加了基于电压频率岛的GALS片上网络中路由节点的通用性，并解决了现有异步FIFO通信机制FIFO深度小、数据传输通道单一等问题。
-
公开(公告)号：CN106603442A
公开(公告)日：2017-04-26
申请号：CN201611153386.5
申请日：2016-12-14
Applicant: 东北大学
IPC: H04L12/933 , H04L12/935
CPC classification number: H04L49/109 , H04L49/30
Abstract: 一种片上网络的跨时钟域高速数据通信接口电路，挂载到片上网络的路由节点上，包括以下三个模块：输入多路选择器模块、数据缓冲存储模块和输出多路选择器模块；所述的输入多路选择器模块的输出端连接到数据缓冲存储模块的输入端，数据缓冲存储模块的输出端连接到输出多路选择器模块的输入端。所述的数据缓冲存储模块，包括多个基于令牌环的环形异步FIFO，所述的多个基于令牌环的环形异步FIFO的输入端并联连接到输入多路选择器模块的输出端，所述的多个基于令牌环的环形异步FIFO的输出端并联连接到输出多路选择器模块的输入端。在电路结构中，将经过数据缓冲存储模块的高速数据码流连续地进行运算与处理，实现数据码流的无缝缓冲与传输。
-
-
-
-
-
-
Search Results
37
records
(took 0.036 seconds)
