公开(公告)号：CN111868808A

公开(公告)日：2020-10-30

申请号：CN201880091305.4

申请日：2018-03-22

Applicant: 夏普株式会社

Inventor： 若田邦治 ,  家根田刚士

IPC: G09F9/30 ,  G09F9/00 ,  G09F9/40 ,  G09G3/12

Abstract: 多个开关元件(201)分别单独设置于第二高电源电压干布线(82)与多个高电源电压布线(VH)之间，向对应的高电源电压布线(VH)输入高电源电压。

公开(公告)号：CN110476200A

公开(公告)日：2019-11-19

申请号：CN201880022560.3

申请日：2018-03-22

Applicant: 夏普株式会社

Inventor： 冈部达 ,  锦博彦 ,  家根田刚士

IPC: G09F9/30 ,  G02F1/1343 ,  G02F1/1368 ,  H01L27/32 ,  H01L29/786 ,  H01L51/50 ,  H05B33/02

Abstract: 在下层部和上层部分别包括半导体膜的TFT基板中，实现了下层部的导电体和上层部的导电体之间的稳定连接。在基板上包括作为TFT沟道的第一半导体膜(6)、与第一半导体膜相比靠上层的第一导电体(M1)、与第一导电体相比靠上层的层间绝缘膜(18)、与层间绝缘膜相比靠上层的第二半导体膜(26)、与第二半导体膜相比靠上层的第二导电体(J2)、与第二导电体相比靠上层的有机绝缘膜(32)、与有机绝缘膜相比靠上层的第三导电体(M3)、穿过有机绝缘膜的通孔(H32)以及层间绝缘膜的通孔(H18)，且底面到达第一导电体的接触孔(CH)，有机绝缘膜的通孔的开口表面大于层间绝缘膜的通孔的开口表面，第二导电体(J2)以及第三导电体(M3)以与接触孔的开口表面(K)重叠的方式形成，第三导电体(M3)与第一导电体(M1)以及第二导电体(J2)接触。

公开(公告)号：CN112753064B

公开(公告)日：2023-08-01

申请号：CN201880097978.0

申请日：2018-09-28

Applicant: 夏普株式会社

Inventor： 冈部达 ,  家根田刚士

IPC: G09G3/3233 ,  G09G3/20

Abstract: 具备:包括驱动晶体管(T1)和与驱动晶体管的控制端子电连接的电容器(Cp)的像素电路；发光元件(ES)；与数据信号线(SL(m))交叉的第一电源电压线(PF(n))；以及经由电容器与所述控制端子电连接的第二电源电压线(PS(m))，在扫描信号线(GL(n))激活的写入期间，第一电源电压线与驱动晶体管的第二导通端子不导通，在发光元件的发光期间内，第一电源电压线与驱动晶体管的第二导通端子导通。

公开(公告)号：CN110476200B

公开(公告)日：2021-11-16

申请号：CN201880022560.3

申请日：2018-03-22

Applicant: 夏普株式会社

Inventor： 冈部达 ,  锦博彦 ,  家根田刚士

IPC: G09F9/30 ,  G02F1/1343 ,  G02F1/1368 ,  H01L27/32 ,  H01L29/786 ,  H01L51/50 ,  H05B33/02

Abstract: 在下层部和上层部分别包括半导体膜的TFT基板中，实现了下层部的导电体和上层部的导电体之间的稳定连接。在基板上包括作为TFT沟道的第一半导体膜(6)、与第一半导体膜相比靠上层的第一导电体(M1)、与第一导电体相比靠上层的层间绝缘膜(18)、与层间绝缘膜相比靠上层的第二半导体膜(26)、与第二半导体膜相比靠上层的第二导电体(J2)、与第二导电体相比靠上层的有机绝缘膜(32)、与有机绝缘膜相比靠上层的第三导电体(M3)、穿过有机绝缘膜的通孔(H32)以及层间绝缘膜的通孔(H18)，且底面到达第一导电体的接触孔(CH)，有机绝缘膜的通孔的开口表面大于层间绝缘膜的通孔的开口表面，第二导电体(J2)以及第三导电体(M3)以与接触孔的开口表面(K)重叠的方式形成，第三导电体(M3)与第一导电体(M1)以及第二导电体(J2)接触。

公开(公告)号：CN111868808B

公开(公告)日：2021-11-09

申请号：CN201880091305.4

申请日：2018-03-22

Applicant: 夏普株式会社

Inventor： 若田邦治 ,  家根田刚士

IPC: G09F9/30 ,  G09F9/00 ,  G09F9/40 ,  G09G3/12

Abstract: 多个开关元件(201)分别单独设置于第二高电源电压干布线(82)与多个高电源电压布线(VH)之间，向对应的高电源电压布线(VH)输入高电源电压。

公开(公告)号：CN113474830A

公开(公告)日：2021-10-01

申请号：CN201980092859.0

申请日：2019-02-27

Applicant: 夏普株式会社

Inventor： 冈部达 ,  家根田刚士

IPC: G09F9/00 ,  G09F9/30 ,  H01L27/32 ,  H01L51/50 ,  H05B33/02 ,  H05B33/10

Abstract: 在TFT层形成工序中，首先，在通过进行半导体层形成工序来形成树脂基板(10)上的半导体层之后，通过进行栅极绝缘膜形成工序来形成栅极绝缘膜(13)以覆盖半导体层，接着，通过进行第一金属膜成膜工序、第一光刻工序以及第一蚀刻工序来形成第一金属层(14a)，进而，通过进行第二金属膜成膜工序、第二光刻工序以及第二蚀刻工序来形成第二金属层(15a)，从而形成层叠有第一金属层(14a)及第二金属层(15a)的栅极层(16a)。

公开(公告)号：CN112753064A

公开(公告)日：2021-05-04

申请号：CN201880097978.0

申请日：2018-09-28

Applicant: 夏普株式会社

Inventor： 冈部达 ,  家根田刚士

IPC: G09G3/3233 ,  G09G3/20

Abstract: 具备:包括驱动晶体管(T1)和与驱动晶体管的控制端子电连接的电容器(Cp)的像素电路；发光元件(ES)；与数据信号线(SL(m))交叉的第一电源电压线(PF(n))；以及经由电容器与所述控制端子电连接的第二电源电压线(PS(m))，在扫描信号线(GL(n))激活的写入期间，第一电源电压线与驱动晶体管的第二导通端子不导通，在发光元件的发光期间内，第一电源电压线与驱动晶体管的第二导通端子导通。

公开(公告)号：CN111937489A

公开(公告)日：2020-11-13

申请号：CN201880091987.9

申请日：2018-03-30

Applicant: 夏普株式会社

Inventor： 冈部达 ,  斋田信介 ,  市川伸治 ,  谷山博己 ,  郡司辽佑 ,  有贺广司 ,  仲田芳浩 ,  谷村康治 ,  小原义博 ,  井上彬 ,  神村浩治 ,  家根田刚士

IPC: H05B33/02 ,  G09F9/30 ,  H01L27/32 ,  H01L51/50 ,  H05B33/06 ,  H05B33/12 ,  H05B33/22

Abstract: 与阳极(22)同层的第一导电层(22M)经由形成在非显示区域(DA)的平坦化膜(21)的第一狭缝(H1)及第二狭缝(H2)和与源极(SE)同层的第三导电层(SM)和阴极(25)连接，与第一狭缝(H1)和第二狭缝(H2)重叠的电容电极(CE)设置有同层的第二导电层CM1/CM2。

公开(公告)号：CN111095385A

公开(公告)日：2020-05-01

申请号：CN201780094571.8

申请日：2017-09-21

Applicant: 夏普株式会社

Inventor： 安部薰 ,  家根田刚士

IPC: G09F9/30

Abstract: 使形成在显示区域(DA)中的阳极(22)的内部开口的开口(HA)大于使形成在周边显示区域(DB)中的阳极(22)的内部开口的开口(HB)。形成在显示区域(DA)中的发光层(24)具有与形成在周边显示区域(DB)中的发光层(24)相同的形状和相同的大小。

公开(公告)号：CN102884634B

公开(公告)日：2015-09-16

申请号：CN201180023044.0

申请日：2011-04-27

Applicant: 夏普株式会社

Inventor： 冈崎庄治 ,  家根田刚士 ,  中村涉 ,  胜井宏充

IPC: H01L29/786 ,  G02F1/1368 ,  H01L21/336 ,  H01L29/41 ,  H01L29/423 ,  H01L29/49

CPC classification number: H01L29/78696 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2001/13629 ,  H01L29/41733 ,  H01L29/42384

Abstract: 半导体装置（18）具备：设于基板（101）上的栅极电极（102）；半导体层（104），其设于栅极电极（102）的上方，包含源极区域、漏极区域以及沟道区域；源极电极（106），其在半导体层（104）的上方连接到源极区域；以及漏极电极（107），其在半导体层（104）的上方连接到漏极区域，半导体层（104）在与漏极电极（107）重叠的部分具有沿着从漏极电极（107）引出的漏极配线延伸的方向向外侧突出的凸部，半导体层（104）在被漏极电极（107）和源极电极（106）夹着的沟道区域的外侧具有半导体层（104）的周缘位于比栅极电极（102）的周缘靠内侧的调整部。