公开(公告)号：CN111865302B

公开(公告)日：2024-06-04

申请号：CN201910357732.9

申请日：2019-04-30

Applicant: 张伟林

Inventor： 张伟林

IPC: H03L7/085

Abstract: 本发明涉及全自动锁定工作状态的高阻型鉴相器组环锁相环。图1所示本发明的高阻型数字鉴相器内部电路方框图，其工作原理说明如下：初态后另一输入信号加入，如果高阻态输出电平不在电平窗口比较器内时由于标识5的输出为“1”，则cp有计数脉冲输入，调整DAC的输出电平值直至标识5的输出为“0”；此时由于cp无计数脉冲输入则DAC的输出电平值保持在一个固定的值上，最终通过LF的调整，将高阻态输出电平锁定在[V2,V1]内的同步工作状态。反之，高阻态输出电平在电平窗口比较器内时由于标识5的输出为“0”直接cp无计数脉冲输入，经过LF调整将高阻态输出电平维持在[V2,V1]内的同步工作状态。

公开(公告)号：CN111327312B

公开(公告)日：2024-04-19

申请号：CN201811528020.0

申请日：2018-12-14

Applicant: 张伟林

Inventor： 张伟林

IPC: H03L7/085

Abstract: 基于发明名称为《标准化设计高阻型数字鉴相器的结构原理方案》设计方案中的规定，即图1所示内容实现了边沿式高阻型数字鉴相器的全新设计，覆盖了现有边沿式高阻型数字鉴相器所有定义。

公开(公告)号：CN106571814B

公开(公告)日：2023-06-09

申请号：CN201510646298.8

申请日：2015-10-09

Applicant: 张伟林

Inventor： 张伟林

IPC: H03L7/085

Abstract: 图1所示本发明的高阻型数字鉴相器内部电路方框图，满足了以下设计要求：1.LF的IC内置化；2.LF的Buffer化输出3.适应于VCO窄带化应用需求4.适配于不同类型及用途的高阻型数字鉴相器设计要求。

公开(公告)号：CN111900980A

公开(公告)日：2020-11-06

申请号：CN201910369525.5

申请日：2019-05-06

Applicant: 张伟林

Inventor： 张伟林

IPC: H03L7/199

Abstract: 针对鉴相器输入信号所形成的一个前置式复位信号具有复位优先权，所需二个门电路的工作时间作为限制着鉴相器最高工作频率的构成要素。鉴相器/锁相环的输入输出信号经过短脉冲信号形成技术处理后，容易实现低噪声状态下的锁相环工作环境。

公开(公告)号：CN111327312A

公开(公告)日：2020-06-23

申请号：CN201811528020.0

申请日：2018-12-14

Applicant: 张伟林

Inventor： 张伟林

IPC: H03L7/085

Abstract: 基于发明名称为《标准化设计高阻型数字鉴相器的结构原理方案》设计方案中的规定，即图1所示内容实现了边沿式高阻型数字鉴相器的全新设计，覆盖了现有边沿式高阻型数字鉴相器所有定义。

公开(公告)号：CN106569031B

公开(公告)日：2019-08-06

申请号：CN201510645129.2

申请日：2015-10-09

Applicant: 张伟林

Inventor： 张伟林

IPC: G01R23/02

Abstract: 本发明涉及一种LC谐振体的谐振频率测试与生产装置，由一种同频异相锁相环结构的电路实现，其工作原理如下：通过对发射线圈所发射的信号相位和接受线圈所接受到的信号相位进行比较，将比较后的结果所产生的直流控制电圧来控制发射线圈所发射的信号频率稳定在待测LC谐振回路的谐振频率上。

公开(公告)号：CN109088632A

公开(公告)日：2018-12-25

申请号：CN201710444830.7

申请日：2017-06-14

Applicant: 张伟林

Inventor： 张伟林

IPC: H03L7/085

Abstract: 基于发明名称为《标准化设计高阻型数字鉴相器的结构原理方案》设计方案中的规定，即图2所示内容实现了电平式高阻型数字鉴相器的设计。鉴相器的工作原理如下说明：“高阻态检出”如果有效检出到定义信号则输出信号作为控端信号断开开关S2，鉴相器输出为高阻态；否则S2闭合。“电源接续决定”如果检测到定义信号则输出一个“H”信号作为开关S1控端信号控制该开关的输出端与Vcc相接；否则S1的输出端与GND相接。S1的输出端与S2相接，如果“高阻态检出”有效检出则鉴相器输出为高阻态。否则，鉴相器的输出即为S1的输出。

公开(公告)号：CN106571812A

公开(公告)日：2017-04-19

申请号：CN201510644901.9

申请日：2015-10-09

Applicant: 张伟林

Inventor： 张伟林

IPC: H03L7/085

Abstract: 标准化设计高阻型数字鉴相器的结构原理方案。本发明提供一种规范性地设计各种不同类型及用途高阻型数字鉴相器的标准化设计方案，作为本方案中输出接口电路有着标准型接口电路作为附属配套可供选用。图1所示鉴相器工作原理为：“高阻态形成检出”有否有效的方式，占有了全部鉴相器输出信号周期；模拟开关S1公端上的输出信号也占有了全部信号周期，二者都排除了鉴相器输出信号周期未有明确规定的可能性。“高阻态形成检出”为有效时则鉴相器输出为高阻态；为无效时则鉴相器输出为开关S1输出信号，最终的输出状态取决于“H”态形成检出”的结果值。

公开(公告)号：CN106571811A

公开(公告)日：2017-04-19

申请号：CN201510644885.3

申请日：2015-10-09

Applicant: 张伟林

Inventor： 张伟林

IPC: H03L7/08 ,  G11B5/02 ,  G11B20/10

CPC classification number: H03L7/08 ,  G11B5/02 ,  G11B20/1024 ,  G11B2220/2508

Abstract: 本发明提供了一种适应于各种不同类型及用途高阻型数字鉴相器下规范性地设计同步补偿型三相马达同步控制电路的设计方案，内中同步补偿信号形成电路如图1所示，其工作原理如下说明：当a=1，即鉴相器检出到输入信号间存在着相差时标识2的与门形成上升边沿触发信号触发单稳态触发振荡器输出一个脉冲信号，而最终形成的同步补偿脉冲信号的时宽受到三个因素所决定的。一是单稳态脉冲信号的时宽，二是起始时刻被吞没了一个由标识4的延迟时间所决定的时宽，三是实际同步补偿脉冲信号的也受到INH信号维持时间所限定。

公开(公告)号：CN106571804A

公开(公告)日：2017-04-19

申请号：CN201510644884.9

申请日：2015-10-09

Applicant: 张伟林

Inventor： 张伟林

IPC: H03K19/0175 ,  H03L7/085

CPC classification number: H03K19/018507 ,  H03L7/085

Abstract: 本发明是作为在申请中《标准化设计高阻型数字鉴相器的结构原理方案》这一发明专利对象鉴相器的标准型接口电路，其方框图为图1。电路的工作原理以INH为有效屏蔽方式为例说明如下：各个门电路是作为数字开关形式存在的，当INH即数字开关的控端信号为有效时各个开关处于断开状态，数字开关的输出为常态值。这个常态值作为配对n或p型场效应管开关的控端信号确保场效应管开关处于断开状态，即鉴相器输出为高阻态值。当INH为无效时各个开关处于导通状态，数字开关的输出根据其自身定义为输入信号的正相态值或反相态值。通过常态值与n或p型场效应管开关的配对特征确保二个场效应管开关中一个处于导通状态，另一个处于断开状态，实现鉴相器输出为相对应的“H”或“L”态值。