-
公开(公告)号：CN109342858A
公开(公告)日：2019-02-15
申请号：CN201811467388.0
申请日：2018-12-03
Applicant: 晶晨半导体(上海)股份有限公司
IPC: G01R31/00
Abstract: 本发明公开了ESD测试方法及装置，属于电子技术领域。本发明利用放电棒在预设测试电压下对待测设备的每个信号线分别进行放电测试，从而获取每个信号线在放电测试时对应的待测设备的工作状态及待测设备的总电流，当待测设备的工作状态为正常状态时，根据待测设备的总电流判断待测设备是否异常，实现了根据静电对待测设备总电流的影响对待测设备的ESD性能进行分析判断的目的，提高了测试结果的准确性。
-
Patent Agency Ranking
公开(公告)号：CN108022612A
公开(公告)日：2018-05-11
申请号：CN201711329849.3
申请日：2017-12-13
Applicant: 晶晨半导体(上海)股份有限公司
IPC: G11C8/10 , G11C11/408
Abstract: 本发明涉及集成电路技术领域，尤其涉及一种数据边沿的跳变方法，应用于一内存系统，内存系统包括一处理器以及由处理器驱动的内存；处理器和内存之间连接有多组数据线，跳变方法包括：步骤S1，对处理器输出的数据进行编码，使得每组数据线中同一时间传输数据产生的总电流为零；步骤S2，将编码后的数据通过数据线进行传输，并在数据达到内存之前进行解码；步骤S3，将解码后的数据输入至内存中；能够使得数据线中产生的电流总和接近0A，从而使得数据线中输送的信号几乎不产生电磁干扰，保证了信号辐射的余量足够大。
-
公开(公告)号：CN107920416A
公开(公告)日：2018-04-17
申请号：CN201711086273.2
申请日：2017-11-07
Applicant: 晶晨半导体(上海)股份有限公司
CPC classification number: H05K1/111 , H05K1/181 , H05K2201/09372 , H05K2201/10098
Abstract: 本发明涉及电路板制造技术，尤其涉及一种印制电路板的焊接设计，应用于一印制电路板上；印制电路板包括一顶层和一底层；顶层设置有一第一无线芯片焊接区域，底层设置有一第二无线芯片焊接区域；第一无线芯片焊接区域包括一WiFi模块焊接区域和一蓝牙模块焊接区域；其中，蓝牙模块焊接区域与第二无线芯片焊接区域相重叠；WiFi模块焊接区域、蓝牙模块焊接区域和第二无线芯片焊接区域内均设置有相应的焊盘；能够兼容不同的无线模块，同时不会增加额外的焊接面积，集成度和可靠性高。
-
公开(公告)号：CN107704071A
公开(公告)日：2018-02-16
申请号：CN201710931229.0
申请日：2017-10-09
Applicant: 晶晨半导体(上海)股份有限公司
IPC: G06F1/32
CPC classification number: G06F1/3234
Abstract: 本发明提供一种应用于ARM系统的分场景合并供电方法，属于ARM系统技术领域，包括：采用一电源电路根据对应不同预设场景的预设供电策略同时为中央处理器和图像处理器供电。本发明的有益效果：采用一个电源电路同时为中央处理器和图像处理器供电，且根据不同场景下中央处理器和图像处理器的功耗特点，利用不同的供电策略统一进行供电，中央处理器和图像处理器的负荷越大，相对于原始的分开供电方法，合并供电的功耗增加约少，相比技术的分开供电模式，节省了一个供电电路，降低功耗及系统成本，简化系统设计方案，PCB板上能节省更多的空间，设计更加灵活，节省一个PWM IO口，只需要一个PWM IO来控制。
-
公开(公告)号：CN107591176A
公开(公告)日：2018-01-16
申请号：CN201710742273.7
申请日：2017-08-25
Applicant: 晶晨半导体(上海)股份有限公司
Abstract: 本发明提供了一种减弱芯片和存储器之间的辐射强度的方法，其中，具体包括以下步骤：将多个数据线根据数据位顺序均分为M组第一类信号线组；将多个指令线以及多个地址线根据指令位及地址位的顺序均分为N组第二类信号线组；芯片通过N组第二类信号线组，按照第二类信号线组的顺序传输指令信号及地址信号至存储器，每组第二类信号线之间具有一第一预定时间的传输间隔；芯片通过M组第一类信号线组，按照第一类信号线组的顺序传输数据至存储器，每组第一类信号线之间具有一第二预定时间的传输间隔。其技术方案的有益效果在于，可减少电源端高频电流的需求，减少存储器电源部分的电容数量，避免瞬态电流过大。
-
公开(公告)号：CN107295743A
公开(公告)日：2017-10-24
申请号：CN201710647566.7
申请日：2017-08-01
Applicant: 晶晨半导体(上海)股份有限公司
IPC: H05K1/02
CPC classification number: H05K1/0216 , H05K1/025 , H05K2201/09236 , H05K2201/09263
Abstract: 本发明涉及集成电路技术领域，尤其涉及一种双层印制电路板，包括主体，主体正面的一顶层以及位于主体背面的一底层，第一线路和第二线路由外侧向内侧依次具有由低到高的编号；第二线路在走线方向上包括位于对位区段内的第一部分，以及位于偏移区段内的第二部分；每个第二线路的第一部分按编号由低到高的顺序分别与编号从第一个起的第一线路相交叠，且相交叠的第一部分与对应的第一线路通过过孔连接；每个第二线路的第二部分按编号由低到高的顺序分别与编号从第二个起的第一线路相交叠，且相交叠的第一部分与对应的第一线路通过过孔连接；能够在双层印制电路板上形成低阻抗的回路，能够满足电磁干扰和静电释放的指标，且实现成本低。
-
-
-
-
-
Search Results
36
records
(took 0.039 seconds)
