-
公开(公告)号:CN1282321C
公开(公告)日:2006-10-25
申请号:CN02156982.7
申请日:2002-12-24
Applicant: 松下电器产业株式会社
IPC: H04L9/00
CPC classification number: H04L9/00 , H04L9/0662 , H04L2209/60
Abstract: 本发明提供一种数据传送系统。在数据传送装置(10)中,数据产生部(13)将传送对象数据DT1、和将其按比特取反后的数据中的任一个作为传送数据DT2输出,并且产生表示传送数据DT2是否为按比特取反的反相信号SI。加密部(18)在传送数据DT2的任一比特位置上插入反相信号SI,产生实际传送数据DT3。数据接收装置(20)从接收到的实际传送数据DT3中抽出反相信号SI,根据反相信号SI,复原传送对象数据DT1A。在数据传送系统中,以低成本同时实现降低耗电和提高保密性。
-
公开(公告)号:CN1684022A
公开(公告)日:2005-10-19
申请号:CN200510070455.1
申请日:2003-01-28
Applicant: 松下电器产业株式会社
IPC: G06F1/32
CPC classification number: G06F1/3237 , G06F1/3203 , G06F1/3287 , Y02D10/128 , Y02D10/159 , Y02D10/171
Abstract: 本发明涉及数据处理系统。图像处理部将已编码的编码数据解码,将解码后的动画图像与图形·数据合成。在只显示图形·数据的情况下,于回部不通过图像处理部将图形·数据输出到显示器。控制部执行包含图像处理部的区域的电源电压和时钟的供给控制以及迂回部的控制。在不需要图像处理部的处理的情况下,断开对包含图像处理部的区域的电源电压的供给和时钟的供给,使该区域停止,可减少不必要的电力消耗。
-
公开(公告)号:CN1428962A
公开(公告)日:2003-07-09
申请号:CN02156982.7
申请日:2002-12-24
Applicant: 松下电器产业株式会社
CPC classification number: H04L9/00 , H04L9/0662 , H04L2209/60
Abstract: 本发明提供一种数据传送系统。在数据传送装置10中,数据产生部13将传送对象数据DT1、和将其按比特取反后的数据中的任一个作为传送数据DT2输出,并且产生表示传送数据DT2是否为按比特取反的反相信号SI。加密部18在传送数据DT2的任一比特位置上插入反相信号SI,产生实际传送数据DT3。数据接收装置20从接收到的实际传送数据DT3中抽出反相信号SI,根据反相信号SI,复原传送对象数据DT1A。在数据传送系统中,以低成本同时实现降低耗电和提高保密性。
-
公开(公告)号:CN102959417B
公开(公告)日:2016-02-10
申请号:CN201280001180.4
申请日:2012-06-04
Applicant: 松下电器产业株式会社
IPC: G01R31/28 , H01L21/822 , H01L25/065 , H01L25/07 , H01L25/18 , H01L27/00 , H01L27/04
CPC classification number: G01R31/2887 , G01R31/2801 , G01R31/2853 , G01R31/2889 , G01R31/318513 , H01L22/10 , H01L22/14 , H01L25/0657 , H01L2224/06181 , H01L2224/16145 , H01L2225/06513 , H01L2225/06544 , H01L2225/06596 , H01L2924/0002 , H01L2924/00
Abstract: 构成三维集成电路的多个芯片分别具备一对连接部、测试信号生成电路、及测试结果判断电路。一对连接部电连接在多个芯片中相邻的芯片上。测试信号生成电路向一对连接部的一个送出测试信号。测试结果判断电路从一对连接部的另一个接收信号,基于该信号的状态检测该信号的传送路径的导通状态。在将多个芯片层叠之前,将一对连接部之间用导电体连接而形成串联连接,根据该串联连接的导通状态检测各连接部的导通状态。另一方面,在将多个芯片层叠后,通过将从1片芯片的测试信号生成电路送出的测试信号用别的芯片的测试结果判断电路接收,测试芯片间的连接部的导通状态。
-
公开(公告)号:CN102439977B
公开(公告)日:2015-06-10
申请号:CN201180002164.2
申请日:2011-03-16
Applicant: 松下电器产业株式会社
IPC: H04N19/13
CPC classification number: H04N19/60 , H04N19/122 , H04N19/44 , H04N19/547
Abstract: 本发明的解码装置(100),具备;解码部(101),从上述编码流将确定信息进行解码,该确定信息用于确定在正交变换中利用的正交变换基;正交变换基积蓄部(110),用于保存在逆正交变换中利用的多个正交变换基;正交变换基存储部(103),保存被保存的多个正交变换基中的,逆正交变换所需要的正交变换基;逆正交变换部(112),利用保存在正交变换基存储部(103)中、且由确定信息确定的正交变换基进行逆正交变换;以及正交变换基传送控制部(102),仅在正交变换基存储部(103)未保存被确定的正交变换基的情况下,从正交变换基积蓄部(110)向正交变换基存储部(103)传送被确定的正交变换基。根据该结构,能够缩减存放了正交变换基的存储器的存储器频带以及减少存储器访问延迟。
-
公开(公告)号:CN103026484A
公开(公告)日:2013-04-03
申请号:CN201280002155.8
申请日:2012-01-11
Applicant: 松下电器产业株式会社
IPC: H01L21/82 , H01L21/822 , H01L25/065 , H01L25/07 , H01L25/18 , H01L27/00 , H01L27/04
CPC classification number: H01L23/49527 , H01L22/22 , H01L24/13 , H01L24/16 , H01L24/73 , H01L25/0655 , H01L25/0657 , H01L27/0688 , H01L2224/13009 , H01L2224/13147 , H01L2224/16147 , H01L2224/16225 , H01L2224/73204 , H01L2225/06513 , H01L2225/06517 , H01L2225/06544 , H01L2225/06562 , H01L2225/06565 , H01L2225/06568 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2924/3511 , H03K19/00392 , H01L2924/00014 , H01L2924/00
Abstract: 本发明提供一种三维集成电路。芯片重叠于再布线构件上。接合构件和冗余接合构件形成于芯片上,并对芯片和再布线构件之间进行电连接。在芯片和再布线部件分别形成有冗余救济电路,在连接部件之一产生缺陷的情况下,使冗余接合构件之一代替包含缺陷的接合构件而在芯片和在布线构件之间传递信号。在再布线构件和芯片之间的间隔比规定阈值大的区域比其他的区域,在多个接合构件中通过冗余救济电路能够以冗余接合构件进行代替的接合构件的比例高。
-
公开(公告)号:CN102959417A
公开(公告)日:2013-03-06
申请号:CN201280001180.4
申请日:2012-06-04
Applicant: 松下电器产业株式会社
IPC: G01R31/28 , H01L21/822 , H01L25/065 , H01L25/07 , H01L25/18 , H01L27/00 , H01L27/04
CPC classification number: G01R31/2887 , G01R31/2801 , G01R31/2853 , G01R31/2889 , G01R31/318513 , H01L22/10 , H01L22/14 , H01L25/0657 , H01L2224/06181 , H01L2224/16145 , H01L2225/06513 , H01L2225/06544 , H01L2225/06596 , H01L2924/0002 , H01L2924/00
Abstract: 构成三维集成电路的多个芯片分别具备一对连接部、测试信号生成电路、及测试结果判断电路。一对连接部电连接在多个芯片中相邻的芯片上。测试信号生成电路向一对连接部的一个送出测试信号。测试结果判断电路从一对连接部的另一个接收信号,基于该信号的状态检测该信号的传送路径的导通状态。在将多个芯片层叠之前,将一对连接部之间用导电体连接而形成串联连接,根据该串联连接的导通状态检测各连接部的导通状态。另一方面,在将多个芯片层叠后,通过将从1片芯片的测试信号生成电路送出的测试信号用别的芯片的测试结果判断电路接收,测试芯片间的连接部的导通状态。
-
公开(公告)号:CN1981534A
公开(公告)日:2007-06-13
申请号:CN200580018722.9
申请日:2005-06-07
Applicant: 松下电器产业株式会社
CPC classification number: H04N19/42 , H04N19/122 , H04N19/60
Abstract: 根据本发明的图像解码装置和图像编码装置,包括:运算单元,用于执行运算处理;运算数据存储单元,用于存储运算单元的运算结果;输入选择单元,用于选择是从压缩的图像数据中还是从存储在运算数据存储单元中的像素数据中读取要被输入到运算单元的像素数据,并将所读取的像素数据输入到运算单元;以及运算控制单元,用于根据在运算单元中的运算次数和所使用的变换模式来控制目标以及以由运算单元进行的运算处理为目标的像素数据的组合和用于运算处理的乘法器系数,其中从所述目标中读取通过输入选择单元输入到运算单元的像素数据,该运算控制单元对应于运算次数预先限定用于在运算单元中的一个运算操作中可执行的每一个单元的每一变换模式中的运算过程。
-
公开(公告)号:CN1757241A
公开(公告)日:2006-04-05
申请号:CN200380110044.X
申请日:2003-12-22
Applicant: 松下电器产业株式会社
IPC: H04N9/82
CPC classification number: H04N7/147 , H04N5/445 , H04N5/44508 , H04N5/45 , H04N5/765 , H04N5/772 , H04N5/907 , H04N9/8042 , H04N9/8227 , H04N9/8233 , H04N21/42653 , H04N21/4334 , H04N21/8146
Abstract: 编码单元(44)将形成显示图像的图像数据,即来自图像输入单元(2)的图像数据、来自解码单元(46)的解码数据以及来自图形生成单元(47)的图形图像数据单独编码。存储单元(45)存储单独编码的图像数据。因此,当用户想要再次使用,更具体地说,重放、编辑或传送所存储的显示图像时,该用户可以选择性地将所需图像元素解码,从而再次使用被选择性解码的图像元素。该特征提供了改善的用户友好性。
-
-
-
-
-
-
-
-