시분할 다중접속 통신 시스템에 있어서 전송주기에 따른 시간슬롯 관리 방법 및 장치
    31.
    发明公开
    시분할 다중접속 통신 시스템에 있어서 전송주기에 따른 시간슬롯 관리 방법 및 장치 有权
    基于时分多址访问通信系统的传输间隔的时隙管理设备和方法

    公开(公告)号:KR1020110068659A

    公开(公告)日:2011-06-22

    申请号:KR1020090125719

    申请日:2009-12-16

    CPC classification number: H04J3/1694 H04B7/2643 H04J3/1605

    Abstract: PURPOSE: A time slot management method and system thereof according to transfer cycle are provided to variably configure time slot in consideration of transmission cycles and to efficiently transmit various information about transmission cycles. CONSTITUTION: A controller controls a map for allocating radio resource timeslots(S210). A terminal subscribes TDMA(Time Division Multiple Access) network(S220). The terminal reports a transfer cycle to district network center(S230). The controller reports the searched timeslot to a timeslot manager(S240). The timeslot manager decides the time slot about each terminal(S250).

    Abstract translation: 目的:提供一种根据传输周期的时隙管理方法及其系统,以考虑传输周期可变地配置时隙,并有效传输关于传输周期的各种信息。 规定:控制器控制用于分配无线电资源时隙的映射(S210)。 终端订阅TDMA(时分多址)网络(S220)。 终端向区域网络中心报告转移周期(S230)。 控制器将搜索到的时隙报告给时隙管理器(S240)。 时隙管理员决定每个终端的时隙(S250)。

    시각정보 적응형 주파수 도약 시퀀스 생성기
    32.
    发明公开
    시각정보 적응형 주파수 도약 시퀀스 생성기 有权
    时间信息自适应频率序列发生器

    公开(公告)号:KR1020060063400A

    公开(公告)日:2006-06-12

    申请号:KR1020040102566

    申请日:2004-12-07

    CPC classification number: H04B1/7136 H04L5/0016 H04L5/003

    Abstract: 본 발명은 시각정보 적응형 주파수 도약 시퀀스 생성기에 관한 것으로, 종래 하드 냅색 구조는 하나의 LFSR을 사용하기 때문에 장주기의 도약 시퀀스를 생성하기 위해서는 LFSR 및 PCR의 수를 증가시켜야 하므로 전체 시스템이 복잡해지고, 비화성을 위해 장주기의 도약 시퀀스를 생성할 경우 도약 패턴에 대한 동기 획득이 매우 어려워지는 문제점이 있다. 이러한 문제점을 감안한 본 발명은 주파수 도약 시퀀스 생성기에 있어서, 시퀀스 생성 파라미터 및 시각정보를 입력받아 m-시퀀스 또는 LFSR 상태값을 출력하는 LFSR블록(1)과, 시퀀스 생성 파라미터 및 시각정보를 입력받아 m-시퀀스를 생성하는 LFSR블록(2)~LFSR블록(K)과, 시퀀스 생성 파라미터를 입력받아 시퀀스를 출력하는 PCR(Pure Cyclic Register)(1)~PCR(N)과, 상기 LFSR블록(1)의 m-시퀀스 또는 LFSR 상태값과 LFSR블록(2)~LFSR블록(K)의 m-시퀀스 및 PCR(1)~PCR(N)의 시퀀스를 비트 단위로 곱하는 (N+K-1)개의 곱셈기와, 상기 각 곱셈기 출력값을 더하여 원하는 길이 P의 주파수 도약 시퀀스를 생성하는 BSA(Bit Serial Adder)로 구성되어 시스템 복잡도에 큰 영향을 주지 않고 효과적으로 적의 감청 및 도청에 대응할 수 있는 시퀀스 생성과 함께 빠른 동기 획득이 가능하다.

    TEC 제어회로
    33.
    发明公开
    TEC 제어회로 失效
    热电冷却控制电路

    公开(公告)号:KR1020010057030A

    公开(公告)日:2001-07-04

    申请号:KR1019990058764

    申请日:1999-12-17

    Inventor: 이주형 문성철

    Abstract: PURPOSE: A thermoelectric cooling control circuit is provided to simplify the circuit design by reducing the power dissipation of a current controller and by not using extra cooling device. CONSTITUTION: The circuit includes the current controller(42) and a thermoelectric cooler(46). The current controller includes the first and second output nodes which are enabled with response to the first output control signal and outputs the current which is set corresponding to control data to the first or the second output node with response to a current direction control signal. The thermoelectric cooler is coupled between the first and the second output nodes and generates heat energy corresponding to current amount which is supplied from the first output node or the second output node with response to the current direction control signal. The thermoelectric control circuit further includes an output controller which receives the first output control signal and controls the first output control signal to be disabled for a predetermined period of time.

    Abstract translation: 目的:提供一种热电冷却控制电路,通过减少电流控制器的功耗和不使用额外的冷却装置来简化电路设计。 构成:电路包括电流控制器(42)和热电冷却器(46)。 电流控制器包括响应于第一输出控制信号而被使能的第一和第二输出节点,并且响应于电流方向控制信号将对应于控制数据设置的电流输出到第一或第二输出节点。 热电冷却器耦合在第一和第二输出节点之间并产生对应于从第一输出节点或第二输出节点响应于当前方向控制信号提供的电流量的热能。 热电控制电路还包括输出控制器,其接收第一输出控制信号并且控制第一输出控制信号在一段预定的时间段内被禁用。

Patent Agency Ranking